版圖設計技術

2025/3/181

第一節引言

硅平面工藝是制造MOSIC的基礎。利用不同的掩膜版，可以獲得不同功能的集成電路。因此，版圖設計成為開發新品種和制造合格集成電路的關鍵。

1、手工設計人工設計和繪制版圖，有利于充分利用芯片面積，并能滿足多種電路性能要求。但是效率低、周期長、容易出錯，特別是不能設計規模很大的電路版圖。因此，該方法多用于隨機格式的、產量較大的MSI和LSI或單元庫的建立，也用于復雜的模擬集成電路的設計。2025/3/182

2、計算機輔助設計（CAD）

在計算機輔助設計系統數據庫中，預先存入版圖的基本圖形，形成圖形庫。設計者通過一定的操作命令可以調用、修改、變換和裝配庫中的圖形，從而形成設計者所需要的版圖。同時還具有聯機的DRC檢查功能。在整個設計過程中，設計者可以通過顯示，觀察任意層次版圖的局部和全貌；可以通過鍵盤、數字化儀或光筆進行設計操作；可以通過繪圖機得到所要繪制的版圖圖形。利用計算機輔助設計，可以降低設計費用和縮短設計周期。2025/3/183

3、自動化設計

在版圖自動設計系統的單元數據庫中，存有標準單元的電路圖、電路性能參數及版圖。在版圖設計時，只要將所設計的電路圖（Netlist）輸入到自動設計系統中，再選擇版圖的設計規則和工藝參數庫，自動設計工具可以進行自動布局設計、自動布線設計并根據設計要求進行設計優化，最終輸出版圖。2025/3/184

第二節版圖設計過程

布圖設計的輸入是用工業標準DEF描述的電路網表，其輸出是用工業標準CIF/GDSII描述的版圖。通常情況下，整個布圖設計可分為劃分(Partition)；布圖規劃(Floor-planning)；布局(Placement)；布線(Routing)和壓縮(Compaction)。一、劃分

由于一個芯片包含上億個晶體管，為了降低設計復雜性，通常把整個電路劃分成若干個模塊，將處理問題的規模縮小。劃分時要考慮的因素包括模塊的大小、模塊的數目和模塊之間的連線數等。2025/3/185二、布圖規劃

布圖規劃是根據模塊包含的器件數估計其面積，再根據該模塊和其它模塊的連接關系以及上一層模塊或芯片的形狀估計該模塊的形狀和相對位置。其優化目標是：電路性能，包括時延，噪聲、串擾等，同時考慮P/G、Clock、Bus、Interconnect的可布性。布圖規劃中的模塊為軟模塊。2025/3/186四、布線

布線階段的首要目標是完成模塊間的互連及連線滿足時延要求。其次是在完成布線的前提下進一步優化布線結果，如連線總長最短、通孔數最少等。三、布局布局的任務是要確定模塊在芯片上的準確位置，其目標是在滿足時延要求的前提下，盡量減小布線擁擠度、連線總長、芯片面積等。2025/3/187五、壓縮

壓縮是布線完成后的優化處理過程，它試圖進一步減小芯片的面積。目前常用的有一維和二維壓縮，較為成熟的是一維壓縮技術。在壓縮過程中必須保證單元相對位置不變、線網連接性不變、版圖幾何圖形間不違反設計規則。

布圖過程往往是一個反復迭代求解過程。必須注意布圖中各個步驟算法間目標函數的一致性，前階段要盡可能考慮到對后續階段的影響。2025/3/188

第三節版圖設計規則一、設計規則的內容與作用設計規則是集成電路設計與制造的橋梁。如何向電路設計及版圖設計工程師精確說明工藝線的加工能力，就是設計規則描述的內容。設計規則是以掩膜版各層幾何圖形的寬度、間距及重疊量等最小容許值的形式給出的。設計規則本身并不代表光刻、化學腐蝕、對準的極限尺寸，它所代表的是容差的要求。2025/3/189二、設計規則的描述自由格式：直接給出每個尺寸，每個被規定的尺寸之間沒有必然的比例關系。優：各尺寸可比較獨立，可將尺寸定得合理。缺：比較繁瑣，每一個設計級別有一套數據。規整格式：其基本思想是由Mead&Canway提出的。在這類規則中，把絕大多數尺寸規定為某一特征尺寸“”的倍數。優：工藝變化時容易修改設計規則。缺：不是所有尺寸都能作為“”的整倍數。2025/3/18101、寬度及間距：關于間距：

diff：兩個擴散區之間的間距不僅取決于工藝上幾何圖形的分辨率，還取決于所形成器件的物理參數。如果兩個擴散區靠得太近，在工作時可能會連通，產生不希望出現的電流。2025/3/1811

Poly：取決于工藝上幾何圖形的分辨率。

Al：鋁生長在最不平坦的二氧化硅上，因此，鋁的寬度和間距都要大些，以免短路或斷鋁。

diff-poly：無關多晶硅與擴散區不能相互重疊，否則將產生寄生電容或寄生晶體管。2025/3/18122、接觸孔：孔的大小：2

2

diff、poly的包孔：1

孔間距：1

2025/3/18133、晶體管規則：多晶硅與擴散區最小間距：

柵出頭：

，否則會出現S、D短路的現象。擴散區出頭：2

，以保證S或D有一定的面積2025/3/18144、P阱規則：A1=4

：最小P阱寬度A2=2

/6

：P阱間距，當兩個P阱同電位時，A2=2

當兩個P阱異電位時，A2=6

2025/3/1815A3=3

：P阱邊沿與內部薄氧化區（有源區）的間距A4=5

：P阱邊沿與外部薄氧化區（有源區）的間距A5=8

：P管薄氧化區與N管薄氧化區的間距2025/3/1816

第四節版圖描述語言CIFCIF是一種幾何描述語言，它是美國加州理工學院中介形式的英文縮寫：Caltech-IntermediateForm，是目前工業界廣泛使用的一種標準數據格式。通過CIF解釋程序在各種圖形設備（繪圖機、彩顯）上輸出版圖，或者生成制版數據PG帶去制版。下面簡單介紹一下CIF的命令格式：

CIF文件由一組CIF命令組成，每條命令由分號隔開，每個文件的最后由結束命令結尾。2025/3/18172025/3/18181．掩膜層說明命令LCD；CMOS擴散層/薄氧層LCP；CMOS多晶硅層LCC；CMOS接觸孔層LCM；CMOS第一層金屬LCN；CMOS第二層金屬LCS/CPP；CMOSP﹢掩膜LCW/CPW；CMOSP阱LCG；CMOS覆蓋玻璃孔2025/3/18192．矩形命令

B長度寬度中心坐標方向；

B25608040；（圖a）B25608040-11；（圖b）2025/3/18203．多邊形

Px1y1x2y2x3y3……；

坐標按左手域排列，如下左圖。對于中孔圖形如下右圖。2025/3/18214．圓形

R直徑圓心坐標；5.連線

W線寬x1y1x2y2x3y3……；

線寬相等，拐點坐標，線段兩端點圓弧中心點坐標。2025/3/18226．結束命令

E7.注釋命令（……）8.圖形符定義開始命令

DS編號ab；

圖形放/縮比例：a/b倍。9．圖形符定義結束命令

DF；2025/3/182310.圖形符調用命令先定義，后調用，可以嵌套。n為圖形編號，在DS中定義。

CnTxy；圖形符平移至x，yCnMx；x方向鏡象變換

CnMy；y方向鏡象變換

CnRxy；圖形旋轉到指定方向,

x，y表示方向坐標:（0，1）（1，0）（-1，0）（0，-1）2025/3/1824第五節版圖電學參數計算版圖上的電學參數可以分為兩大類：器件參數及寄生參數。下面簡單介紹版圖中常用的電學參數的估算方法。一、電阻一塊寬度為W、厚度為T、長度為L的均勻導體的電阻為：令：L=W，可得一正方形導體的電阻為：則：矩形導電層的電阻可簡單地由方塊電阻乘上導電層的長寬比：2025/3/1825注意：方塊電阻值與方塊的大小無關。引入方塊電阻后，各種材料的電阻值就可以表示成為與導體厚度無關的形式，僅與導電材料的長度和寬度有關，而方塊電阻可由工藝線的實際測量給出。2025/3/18261、電阻器電阻的計算方法：（1）當L?W時，可以近似為L

L1，總電阻：R=R

（L/W）+2Rcon

其中Rcon為接觸孔電阻。（2）非矩形導體：兩邊等寬的直角形：R=R1+Rconer+R2

=R

（L1/W+1/2+L2/W）將拐角的電阻用1/2R

來計算。2025/3/1827兩邊不等寬的直角形R=R1+Rconer+R2

Rconer=R

(0.46+0.1W1/W2）=R

(0.46+0.1

)

為：寬邊比窄邊R=R

（L1/W1+0.46+0.1

+L2/W2）2025/3/18282.分布電阻（1）擴散區電阻：計算方法同多晶硅，N+擴散層的R

一般要比P+擴散層的R

小一些。（2）金屬線電阻：計算方法同多晶硅，其方塊電阻很小。注意：多晶硅的R

和與擴散層的R

都與摻雜濃度有很大關系。因此，不同的工藝，其值可能大為不同。（3）MOS管電阻：MOS管的V-I特性是非線性的，有時為了估算可將MOS管等效為一個溝道電阻，只是它的阻值是由柵壓控制的可變電阻：2025/3/1829K：可以看作是MOS管的溝道方塊電阻，一般阻值在5000~30000Ω/

范圍內。

ox：SiO2介電常數，tox：柵SiO2層厚度Vgs：柵源電壓，Vt：MOS管開啟電壓

：電子或空穴遷移率，對n管為

n，p管為

p，其值隨溫度變化很大。由于，

n

2.5

p，P溝電阻約為N溝電阻的2.5倍。2025/3/1830二、電容平行板電容器的計算我們可以用下面的公式計算：其中：

0是真空介電常數，

ox是SiO2的相對介電常數，4.0

tox是介質SiO2的厚度

A是平行板的面積令：C

=表示方塊電容，單位是F/

則：C=

C

A2025/3/1831（1）單層連線電容2025/3/1832電容估算公式其中：w=導體寬度h=絕緣體厚度t=導體厚度

=絕緣體介電常數在w

t/2及t

h時，上式得誤差在10%以內。

2025/3/1833（2）多層導體電容

2025/3/1834

三層金屬的連線電容

2025/3/1835

連線電容一般是由連線引起的寄生電容。例如：金屬與襯底、金屬與多晶硅、金屬與擴散區、不同層金屬之間、同層金屬之間、多晶硅與襯底等等都會形成寄生電容。連線層的電容可直接對每一連線的幾何形狀選用適當參數公式而計算得到。然而，對一個大電路系統而言，仍須要耗費相當多的計算量，因此較常用的方式為先計算導體面積，再依照導體大小及布線密度，乘上比例因子。2025/3/18363、MOS器件電容

MOS器件存在兩種電容：柵電容、擴散電容2025/3/1837（1）柵電容：Cg柵極到襯底電容Cgb=C

A柵到源、漏電容Cgs、Cgd總的柵電容應為Cg=Cgb+Cgs+Cgd其中：Cgb

柵極到襯底電容

Cgs

柵到源電容

Cgd

柵到漏電容20