《微電子概論（第3版）IntroductiontoMicroelectronics》SecondEdition1.1.1微電子技術(shù)與半導(dǎo)體集成電路1.1微電子技術(shù)和集成電路的發(fā)展歷程目錄

1.1.2發(fā)展歷程

1.1.3發(fā)展特點和技術(shù)經(jīng)濟規(guī)律1.1.1微電子技術(shù)與半導(dǎo)體集成電路微電子技術(shù)是利用微細加工技術(shù)，基于固體物理、半導(dǎo)體物理與器件物理，以及電子學(xué)理論和方法，在半導(dǎo)體材料上實現(xiàn)微小型固體電子器件和集成電路的一門技術(shù)。核心是半導(dǎo)體集成電路及其相關(guān)技術(shù)。集成電路包括半導(dǎo)體集成電路和混合集成電路兩類：

半導(dǎo)體集成電路是用半導(dǎo)體工藝技術(shù)，在同一半導(dǎo)體材料上完成電路元件和器件制造，形成電路和系統(tǒng)。

混合集成電路是將不同的半導(dǎo)體集成電路和分立電子元器件通過混合集成電路工藝和加工方法，固化到同一基板上，形成電路和系統(tǒng)。1.1.1微電子技術(shù)與半導(dǎo)體集成電路本書主要介紹：半導(dǎo)體集成電路的理論基礎(chǔ)、制造工藝、元件和器件結(jié)構(gòu)與原理、設(shè)計方法等相關(guān)知識和技術(shù)1.1.2發(fā)展歷程1947年12月23日，美國Bell實驗室，由W.Shockley、J.Bardeen和W.Brattain發(fā)明了世界上第一只晶體三極管1.1.2發(fā)展歷程1958年，美國得克薩斯儀器公司（TI）公司的J.S.Kilby宣布研制出了第一塊IC（包含12個元件的混合集成電路)1.1.2發(fā)展歷程微電子技術(shù)和集成電路發(fā)展的主要里程碑年份技術(shù)進展領(lǐng)先企業(yè)1947.12第一個觸晶體管BellLab.1956W-Shockley、J.Bardeen和W.Brattain獲諾貝爾物理學(xué)獎中國第一只晶體管BellLab.1958第一塊集成電路第一個MOSFET工藝集成電路TIFairChild.1965摩爾提出

“摩爾定律”Intel1971第一塊微處理器（Intel4004）Intel1972Intel8008微處理器（8位μP）數(shù)字信號處理器（DSP：DigitalSignalProcessor）IntelWestinghouse19851MbDRAM商用的Flash存儲器問世（256Kbit）

Intel80386IBMM/AT&TToshibaIntel2001IntelNetBurstPentium4（1.7GHz主頻）Intel1.1.2發(fā)展歷程微電子技術(shù)和集成電路發(fā)展的主要里程碑年份技術(shù)進展領(lǐng)先企業(yè)200212英寸晶圓，90nm工藝Intel200745nm工藝，鉿高-k柵介質(zhì)和金屬柵晶體管Ietel201122納米FinFETIntel2012第一代3DNAND閃存芯片，32層SLCV-NANDSSD；三星201514nmFinFETIntel20187nm工藝；華為海思7nm麒麟980手機SoC芯片組TSMC20193nm工藝研發(fā)，采用GAA環(huán)繞柵極晶體管技術(shù)三星20205nm工藝量產(chǎn)，蘋果5nmM1SoC處理器；華為海思5nm移動處理器“麒麟K9000”

；TSMC1.1.3發(fā)展特點和技術(shù)經(jīng)濟規(guī)律①集成度不斷提高1.1.3發(fā)展特點和技術(shù)經(jīng)濟規(guī)律②小特征尺寸和大圓片技術(shù)不斷發(fā)展1.1.3發(fā)展特點和技術(shù)經(jīng)濟規(guī)律③高性能和低功耗化1.1.3發(fā)展特點和技術(shù)經(jīng)濟規(guī)律④芯片SoC化⑤化合物和寬禁帶半導(dǎo)體創(chuàng)新發(fā)展⑥多學(xué)科融合《微電子概論（第3版）IntroductiontoMicroelectronics》SecondEdition1.2.1按電路功能分類1.2集成電路的分類目錄

1.2.2按電路結(jié)構(gòu)分類

1.2.3按有源器件結(jié)構(gòu)和工藝分類1.2.1按電路功能分類集成電路按功能可分為數(shù)字集成電路、模擬集成電路、混合信號集成電路、射頻集成電路。數(shù)字集成電路指對數(shù)字信號進行處理的集成電路，如：CPU、MCU、DSP、RAM、接口電路等。模擬集成電路指完成對模擬信號放大、轉(zhuǎn)換、調(diào)制、運算等功能的集成電路。如：放大器、模擬乘法器、模擬開關(guān)和電源電路等。混合信號集成電路指可同時處理數(shù)字和模擬兩種信號的電路。如：ADC、DAC等。射頻集成電路指完成無線通信收發(fā)功能的電路，如低噪聲放大器、混頻器、壓控振蕩器、鎖相環(huán)、功率放大器等。1.2.2按電路結(jié)構(gòu)分類集成電路按結(jié)構(gòu)可分為半導(dǎo)體集成電路和混合集成電路。半導(dǎo)體集成電路是所有電子元器件在同一半導(dǎo)體材料上制作完成，可分為硅基半導(dǎo)體集成電路和化合物半導(dǎo)體集成電路。混合集成電路中的主要電子元器件是分別貼裝在同一基板上制作完成。主要包括薄膜IC，厚膜IC，薄厚膜IC，多芯片組裝（MCM）等。1.2.2按電路結(jié)構(gòu)分類厚膜混合集成電路通過厚膜（大于lμm）工藝制作。采用絲網(wǎng)印刷、燒結(jié)等工藝，在陶瓷基片上制作電阻、電容、無源網(wǎng)絡(luò)，與分立器件組裝在同一基板后封裝。特點是工藝簡單，成本低廉。多芯片組裝（MCM）使用高密度多層互連基板組裝多個IC裸芯片，通常是LSI、VLSI或ASIC芯片，經(jīng)過封裝后形成高密度、多功能的微電子組件。多用于混合特大規(guī)模集成電路。薄膜混合集成電路通過薄膜（小于lμm）工藝制成。采用真空蒸發(fā)或濺射技術(shù)在硅片、玻璃或陶瓷基片上制作薄膜電阻和薄膜電容，與分立器件組裝在同一基板后封裝。優(yōu)點是電阻、電容的數(shù)值范圍大、精度高。缺點是工藝比較復(fù)雜，成本較高1.2.3按有源器件結(jié)構(gòu)和工藝分類按器件結(jié)構(gòu)和工藝可以分為雙極型集成電路和MOS集成電路雙極集成電路采用雙極晶體管作為有源器件。晶體管工作依賴于電子和空穴兩種極性載流子，是電流控制器件。分為npn管和pnp管。MOS集成電路用MOS晶體管作為有源器件。只有一種載流子參加導(dǎo)電，是單極型電壓控制器件。雙極MOS集成電路既有雙極器件，又有MOS器件，結(jié)合了雙極和MOS兩者的優(yōu)點（BiCMOS）。《微電子概論（第3版）IntroductiontoMicroelectronics郝躍賈新章史江一》SecondEdition1.3.1電路系統(tǒng)設(shè)計1.3集成電路制造特點和本書學(xué)習(xí)要點目錄

1.3.2電路設(shè)計與版圖優(yōu)化

1.3.3集成電路的加工制造

1.3.4集成電路的封裝

1.3.5集成電路的測試和分析1.3.1電路系統(tǒng)設(shè)計系統(tǒng)設(shè)計：根據(jù)電路系統(tǒng)的指標(biāo)要求，構(gòu)成可集成化的集成電路系統(tǒng)。設(shè)計方法：全定制，從零開始；半定制，利用已有單元、電路拼接/裁剪/配置形成電路系統(tǒng)。集成電路設(shè)計研制分5個階段：電路系統(tǒng)設(shè)計、版圖設(shè)計和優(yōu)化、集成電路芯片加工制造、集成電路封裝、成品測試和分析1.3.2電路設(shè)計與版圖優(yōu)化版圖優(yōu)化是將設(shè)計好的電路系統(tǒng)轉(zhuǎn)化為物理版圖的過程。以電路設(shè)計與版圖優(yōu)化為中心的集成電路設(shè)計技術(shù)經(jīng)歷了四代：①20世紀70-80年代，計算機輔助設(shè)計（CAD）階段，以版圖輸入、設(shè)計檢查為特點②80年代中期，門陣列/標(biāo)準(zhǔn)單元設(shè)計階段，以網(wǎng)表輸入、仿真驗證、自動布局布線、單元電路庫為特點③80年代末，高層次行為描述、行為仿真、綜合優(yōu)化設(shè)計模式階段，以自頂向下（Top-down）的系統(tǒng)設(shè)計為主要特征④90年代中期，以CPU類IP為核心的集成系統(tǒng)設(shè)計方法（SoC）1.3.2電路設(shè)計與版圖優(yōu)化版圖設(shè)計和優(yōu)化的結(jié)果會極大影響集成電路的性能、功耗、面積、可靠性等指標(biāo)，而設(shè)計一款好的芯片版圖需要半導(dǎo)體物理知識支撐。學(xué)習(xí)要點：第2章介紹集成電路器件物理的基礎(chǔ)知識；第3章分析集成電路制造工藝過程；

第4章介紹雙極集成電路和MOS集成電路的設(shè)計，包括兩類集成電路版圖結(jié)構(gòu)和基本設(shè)計方法；第5章微電子系統(tǒng)設(shè)計介紹構(gòu)成集成電路的基礎(chǔ)單元與設(shè)計方法；第6章分別介紹數(shù)字、模擬、射頻3類集成電路自動化設(shè)計方法。1.3.3集成電路的加工制造加工制造是將設(shè)計好的版圖，通過工藝加工最終形成集成電路芯片。核心要點：在半導(dǎo)體材料的表面生長一層氧化層，采用光刻技術(shù)在SiO2層刻出窗口，利用SiO2對雜質(zhì)的掩蔽特性，實現(xiàn)Si中的選擇性摻雜，形成所需元器件。然后金屬將元器件按要求連接，實現(xiàn)集成電路制造代工廠：集成電路的專用加工線（TSMC、SMIC等）發(fā)展趨勢：隨著工藝尺寸的不斷縮小，電路門延遲越來越小，互連線延遲逐漸增大，在深亞微米及納米階段，互連延遲已顯著大于門延遲，需要對布線進行幾何優(yōu)化，并在工藝上降低互連線的電阻率以及線間和層間電容（第3章）。1.3.4集成電路的封裝封裝是集成電路管芯加工完之后的組裝工藝。包括晶片減薄、劃片、芯片粘接、鍵合、封裝等趨勢：管腳數(shù)量、密度越來越大；功耗增加，散熱性能要求高；頻率要求越來越高。TSV、3D、Chiplet常見封裝：TO金屬封裝、TO塑料封裝、SOT塑料封裝、雙列直插塑料封裝（PDIP）、雙列直插陶瓷封裝（CDIP）、扁平封裝（QFP、QFC）、柵狀陣列（PGA