Chapter2MOS器件物理基礎12/22/20221Chapter2MOS器件物理基礎12/18/2022本章內容MOSFET的I-V特性MOSFET的二級效應MOSFET的結構電容MOSFET的小信號模型12/22/20222本章內容MOSFET的I-V特性12/18/20222絕緣柵型場效應管MOSFET絕緣柵型增強型(常閉型)耗盡型(常開型)N溝道P溝道N溝道P溝道InsulatedGateFieldEffectTransistorMOS管：MetalOxideSemiconductor利用柵源電壓的大小控制半導體表面的感生電荷的多少，從而改變溝道電阻，控制漏極電流的大小。12/22/20223絕緣柵型場效應管MOSFET增強型(常閉型)耗盡型(常開型)N溝道增強型MOSFET1.結構12/22/20224N溝道增強型MOSFET1.結構12/12.工作原理②③耗盡層加厚uGS增加反型層吸引自由電子柵極聚集正電荷排斥襯底空穴剩下負離子區耗盡層①漏源為背對的PN結無導電溝道即使開啟電壓：溝道形成的柵－源電壓。(1)對導電溝道的影響.++++++++++++++++++12/22/202252.工作原理②③耗盡層加厚uGS增加反型層吸引自由(2)對的影響.①②③

線性增大溝道從s-d逐漸變窄

溝道預夾斷夾斷區延長幾乎不變恒流區12/22/20226(2)3.特性曲線與電流方程12/22/202273.特性曲線與電流方程12/18/20227FET放大電路的動態分析一、FET的低頻小信號等效模型12/22/20228FET放大電路的動態分析一、FET的低頻小信號等效模型12/gm與rds的求法12/22/20229gm與rds的求法12/18/20229gm與rds的求法12/22/202210gm與rds的求法12/18/202210二、基本共源放大電路的動態分析12/22/202211二、基本共源放大電路的動態分析12/18/2022112.1MOSFET的基本概念2.1.1MOSFET開關閾值電壓是多少？當器件導通時，漏源之間的電阻有多大？這個電阻與端電壓的關系是怎樣的？總是可以用簡單的線性電阻來模擬漏和源之間的通道？器件的速度受什么因素限制？12/22/2022122.1MOSFET的基本概念2.1.1MOSFET開關1.MOSFET的三種結構簡圖圖2.1NMOSFET結構簡圖2.1.2MOSFET的結構12/22/2022131.MOSFET的三種結構簡圖圖2.1NMOSFET圖2.2PMOSFET結構簡圖12/22/202214圖2.2PMOSFET結構簡圖12/18/202214圖2.3CMOSFET的結構簡圖12/22/202215圖2.3CMOSFET的結構簡圖12/18/2022152.MOSFET結構尺寸的通用概念W:gatewidthLdrawn(L):gatelength(layoutgatelength)Leff:effectivegatelengthLD:S/DsidediffusionlengthW/L:aspectratioS,D,G,B:source,drain,gate,body(bulk)12/22/2022162.MOSFET結構尺寸的通用概念W:gatewi3.MOSFET的四種電路符號GDSBGSDBNMOSPMOS(d)12/22/2022173.MOSFET的四種電路符號GDSBGSDBNMOS2.2MOS的I/V特性2.2.1.閾值電壓先看MOS器件的工作原理:以NMOS為例來分析閾值電壓產生的原理.(a)VGS=012/22/2022182.2MOS的I/V特性2.2.1.閾值電壓(a)V●在(a)圖中，G極沒有加入電壓時，G極和sub表面之間，由于Cox的存在，構成了一個平板電容，Cox為單位面積的柵氧電容;(b)VGS>0(c)●在柵極加上正電壓后，如圖(b)所示，P-sub靠近G的空穴就被排斥，留下了不可動的負離子。這時沒有導電溝道的形成，因為沒有可移動的載流子，G和襯底間僅形成了氧化層電容和耗盡層電容的串連,如圖(c)所示。12/22/202219●在(a)圖中，G極沒有加入電壓時，G極和sub表面之間，由●（d）當VG繼續增加，界面電勢達到一定值時，就有電子從源極流向界面并最終到達漏極，導電溝道形成，晶體管打開。如圖（d）所示。這時，這個電壓值就是“閾值電壓”－.(d)功函數差費米勢,MOS強反型時的表面勢為費米勢的2倍耗盡區電荷(2.1)12/22/202220●（d）當VG繼續增加，界面電勢達到一定值時，就有電子從源極PMOS器件的導通:與NFETS類似,極性相反.12/22/202221PMOS器件的導通:與NFETS類似,極性相反.12/18/2.2.2I/V特性推導Iv我們用一個電流棒來輔助理解電流的概念.當沿電流方向的電荷密度為Qd(C/m)的電荷以速度v沿電流方向移動時,產生的電流為(2.2)12/22/2022222.2.2I/V特性推導Iv我們用一個電流棒來輔助理解●

NMOS溝道的平板電容近似與溝道電荷分布若將MOS結構等效為一個由poly-Si和反型溝道構成的平板電容。對均勻溝道，當VD=VS=0時，寬度為W的溝道中，單位長度上感應的可移動電荷量為式中Cox為柵極單位面積電容，WCox為單位長度柵電容.(2.3)12/22/202223●NMOS溝道的平板電容近似與溝道電荷分布若將MOS結構如果從S到D有一電壓差VDS，假設平板電容在L方向上x點的電位為V(x),如上圖所示則有:(2.4)●電荷漂移速度：漂移速度driftspeed：遷移率mobility：電場強度electricfield(2.5)12/22/202224如果從S到D有一電壓差VDS，假設平板電容在L方向上x點的電綜合(2.2)-(2.5)有(2.6)邊界條件兩邊積分可得溝道中電流是連續的恒量，即有：12/22/202225綜合(2.2)-(2.5)有(2.6)邊界條件兩邊積分可得溝＊分析：令,求得各拋物線的極大值在點上，且相應各峰值電流為:(2.7)VGS-VTH為過驅動（overdrive）電壓，只有過驅動電壓可以形成反型層電荷。時，器件工作在“三極管區”.12/22/202226＊分析：令,求得各拋物線的極大MOS器件作為邏輯工作和模擬開關，或小值線性電阻運用時，都會工作于深Triode區。此時VGS較大，MOS管的VDS很小，若滿足：2.2.3MOS器件深Triode區時的導通電阻此時（2.6）簡化為：(2.8)(2.8)表明為直線關系，如圖(2.12)所示.12/22/202227MOS器件作為邏輯工作和模擬開關，或小值線性電阻運用時，都會(2.9)此時D,S間體現為一個電阻，其阻值為：12/22/202228(2.9)此時D,S間體現為一個電阻，其阻值為：12/1（2.9）式表示：a：在滿足的條件下，MOS管體現出線性電阻的特性，其直流電阻與交流動態電阻相等。b：該線性電阻大小取決與VGS，即調節VGS，可調節電阻的大小。因此我們常常把工作在這種區域的晶體管稱為“壓控晶體管”。12/22/202229（2.9）式表示：12/18/202229討論:一個NMOS管,若偏置電壓VGS>VTH,漏級開路(ID=0),問：此晶體管是處于cutoff狀態還是其他狀態?為什么?例2.112/22/202230討論:一個NMOS管,若偏置電壓VGS>VTH,漏級開由可知：VDS1VG0X12.2.4MOS管在飽和區的跨導當時，漏極電流怎樣變化呢？時，，此時認為溝道夾斷(pinchoff).的增大向源端移動。VDS2>VDS1VG0X2時,夾斷點隨著,溝道在處夾斷.12/22/202231由若,則與無關.由時,相對恒定，器件工作在飽和區。(2.10)12/22/202232若,則與無關.由(2.10)＊式(2.6),(2.10)為analogCMOSdesign的最基本的方程式.(2.6)它們描述了ID與工藝常數,器件尺寸W和L以及柵和漏相對于源的電位之間的關系.12/22/202233(2.10)＊式(2.6),(2.10)為analogC若，可以得到不同VGS下漏電流曲線為:12/22/202234若，可以得到不同VGS下漏電流曲線為對于PMOS器件,其在三極管區和飽和區的電流方程分別表示為12/22/202235對于PMOS器件,其在三極管區和飽和區的電流方程分別表示為1若,那么工作在飽和區的MOSFET構成一個連接源和漏的電流源,如圖2.17所示.12/22/202236若,那么工作在飽和區的MOSFET構成一個連接源和漏的電流源跨導gm的定義gm是指在一定的VDS下，ID對VGS的變化率。gm代表了器件的靈敏度：對于一個大的gm來說，VGS的一個微小的改變將會引起ID產生很大的變化。當MOS器件處于飽和區時,溝道被夾斷.當VDS增大時,夾斷點向S方向移動，溝道長度由L變成了L′,故飽和區電流方程中L應用L′取代,但當L較大,VDS不是很高時,我們仍以L作為MOS管的溝長.(2.11)12/22/202237跨導gm的定義當MOS器件處于飽和區時,溝道被夾斷.當VDSgm的變形表達式將式兩邊平方得所以將乘以一個（VGS-VTH）,除以一個（VGS-VTH）得(2.12)(2.13)12/22/202238gm的變形表達式將式兩邊平方得(2.12)(2.13)12/根據gm的表達式,我們可以得到如圖2.18所示的曲線,它反映了gm隨某一參數變化的特性.12/22/202239根據gm的表達式,我們可以得到如圖2.18所示的曲線,它反映提高gm的有效方法

提高載流子的溝道遷移率,選用高遷移率的材料,并使用遷移率高的晶面.制作高質量、盡可能薄的柵氧化層;盡可能使用寬長比比較大的圖形;減小源、漏區體電阻和歐姆接觸電阻以減小串連電阻,因為12/22/202240提高gm的有效方法

提高載流子的溝道遷移率,選用高遷移率的材怎樣區分飽和區和三極管區?當柵壓和漏壓之差不足以形成反型層時,溝道被夾斷,器件工作在飽和區.對NMOS:對PMOS:12/22/202241怎樣區分飽和區和三極管區?當柵壓和漏壓之差不足以形成反型層時＊Triode區又稱非飽和區或線性電阻區；＊Saturation區又稱飽和區；＊cutoff區又稱截止區；＊OverdriveVoltage有時也稱Vod，它的表達式為有關的重要術語和概念：＊aspectratioW/L12/22/202242＊Triode區又稱非飽和區或線性電阻區；＊Saturat＊對應溝道剛剛pinchoff的情況:＊如果D端電位增加，則溝道pinchoff的情況變為:12/22/202243＊對應溝道剛剛pinchoff的情況:＊如果D端電位增加2.3二級效應2.3.1體效應通常,NMOS的源極和P型襯底相連,處于同一電位,如圖(a)所示.但在實際電路中（特別是Analog電路中），一些器件會處于源極和襯底電位分離的狀態。例如襯底接地，源極電位高于襯底；或源極接地，襯底接上負電位，如圖(b)所示:(a)(b)12/22/2022442.3二級效應2.3.1體效應但在實際電路中（特別是A的作用，襯底吸走更多的空穴，在溝道處留下更多不可動的負離子，由于柵的鏡像作用，柵上出現更多的正電荷，這表明襯底在反型前被提高了，也就是閾值電壓提高了.以源極接地，襯底接負電位為例：假設,在反型溝道出現之前()，溝道處由于柵極電壓出現耗盡層。時，耗盡層中的電荷數量少些；當后,由于12/22/202245的作用，襯底吸走更多的空穴，在溝道處留下更多不可動的負離子，這被稱為bodyeffect或backgateeffect或substratebiaeffect.(源極電位和襯底電位不同,引起閾值電壓的變化)從的表達式來看:增加了,所以提高了.考慮體效應后，其中體效應系數對于NMOS管，ΦF為正,當VB比VS負時,VSB為正,VTH提高.,(2.14)12/22/202246這被稱為bodyeffect或backgateeff實際應用中，VSB只會為正值，或VB只會等于VS或低于VS，VSB被稱為source－body電勢差。對PMOS管，襯底接Vdd，源極電位等于或低于Vdd。故這時VSB為負值，且ΦF為負,相應地VTH絕對值增加。12/22/202247實際應用中，VSB只會為正值，或VB只會等于VS或低于VS，考慮圖(a)所示的電路,Vin變化時,Vout將怎樣變化？12/22/202248考慮圖(a)所示的電路,Vin變化時,Vout將怎樣變化由變化引起.MOSFET工作于飽和區時,有效溝長為2.3.2溝長調制效應這時,飽和區電流表達式為VDVG0L’VSΔL12/22/202249由變化引起.MOSFET工作于飽和區時,有效由于由變化引起,故令于是可得到考慮溝道長度調制效應的飽和電流方程：考慮溝長調制效應后飽和區的跨導相應修改為：其中是溝道長度調制系數,表示VDS對溝道L產生作用的大小因子。(2.15)12/22/202250由于由變化引起,故令于是可得,在一定的下,為定值,于是有關于溝長調制效應我們應關注的問題：由于反比于.的曲線修正為：12/22/202251,在一定的下,為定值,于是有關于★器件進入飽和區后，ID隨VDS的增大而增大。★越靠近x軸的曲線越平坦，越往上曲線越陡峭，增幅越大。從這個曲線可以看出：12/22/202252★器件進入飽和區后，ID隨VDS的增大而增大。★越靠近x軸的MOS器件輸出電阻與溝道長度的關系:由(2.15)式求出輸出電導又因為,故有或有輸出電阻以上分析表明:在(VGS–VTH)一定時,而在ID一定的情況下,因為(2.16)12/22/202253MOS器件輸出電阻與溝道長度的關系:由(2.15)式求出輸出重要結論:＊MOS器件輸出電阻與溝道長度有極大的關系.在模擬電路放大器設計中,作為放大器件的MOS管及作為負載的MOS管,應取較大的溝長.特別是負載器件,L更要大一些.＊飽和區電流方程表明一個MOS器件的溝道電流由VGS和VDS共同決定，但VDS的調節作用很微弱。作為恒流源的MOSFET來說，恒流源由VGS決定，VDS對ID的調節只作為一種誤差分析。12/22/202254重要結論:＊飽和區電流方程表明一個MOS器件的溝道電流由VG2.3.3亞閾值導電性VGS<VTH，器件處于弱反型區。VDS>200mV后，飽和區ID-VGS平方律的特性變為指數的關系:亞閾值導電會導致較大的功率損耗。因此亞閾值工作狀態一般不可取。只在一些特殊情況，如低速低功耗的電路（如數據紀錄的電表、儀表電路等）才會用到。ζ是一個非理想因子。(2.17)12/22/2022552.3.3亞閾值導電性VGS<VTH，器件處于弱反型區。V前面內容復習1.MOS的I/V特性a.,MOS管截止;b.,MOS管導通;當時,MOS管工作在三極管區;時,MOS管工作在飽和區;當12/22/202256前面內容復習1.MOS的I/V特性a.,MOS管截止;b.,深三極管區導通電阻飽和區跨導12/22/202257深三極管區導通電阻飽和區跨導12/18/2022572.MOS的二級效應a.體效應(背柵效應)源與襯底電位不同,引起閾值電壓的變化(增加).b.溝長調制效應(飽和區,引起的現象.)12/22/2022582.MOS的二級效應a.體效應(背柵效應)源與襯底電位不同,c.亞閾值導電性

VGS<VTH,器件處于弱反型區.VDS>200mV后,飽和區ID-VGS平方律的特性變為指數的關系:12/22/202259c.亞閾值導電性12/18/2022592.4MOS器件模型2.4.1MOS器件版圖MOSFET的版圖由電路中的器件所要求的電特性和工藝要求的設計規則共同決定.每個晶體管的寬度和長度由電路設計決定,而L的最小值由工藝決定,版圖中其他大多數尺寸受設計規則的限制.(最小寬度,最小間距,最小包圍,最小延伸)12/22/2022602.4MOS器件模型2.4.1MOS器件版圖MOSFE例2.5畫出圖(a)所示電路的版圖.12/22/202261例2.5畫出圖(a)所示電路的版圖.12/18/202262.4.2MOS器件電容寄生電容模型參數Cox:柵-溝道單位面積氧化層電容Cj:單位結面積電容,與電壓有關Cjsw:PN結單位周長側面電容Cov:單位柵寬覆蓋電容耗盡層單位面積電容由工藝參數算得EW12/22/2022622.4.2MOS器件電容寄生電容模型參數EW12/18/2C1,柵和溝道之間的氧化層電容C2,襯底和溝道之間的耗盡層電容C3,C4,多晶硅柵與源漏的交疊電容C5,C6,源/漏區與襯底間的結電容于是我們可算出圖中C1-C6分別為:EW12/22/202263C1,柵和溝道之間的氧化層電容于是我們可算出圖中C1-C6★MOS電容:圖中CSB和CDB為S-B和D-B結電容,即CSB=C5,CDB=C6;器件關斷時，圖中CGB為氧化層電容和耗盡層電容的串聯；其他狀態時，CGB被忽略；圖中CGD和CGS則與MOS管的工作狀態有關:＊溝道截止時，CGS=CGD=WCov.12/22/202264★MOS電容:＊溝道截止時，CGS=CGD=WCov.12/于是可提出CGS,CGD隨MOS狀態的變化圖:＊深

Triode導通區，S，D溝道連成一片，將C1各分一半則得CGD和CGS.即Triode區有CGS=CGD=WLCox/2+WCov.＊飽和區時,CGD=C4=WCov,12/22/202265于是可提出CGS,CGD隨MOS狀態的變化圖:＊深Trio作業課后習題2.3,2.412/22/202266作業課后習題2.3,2.412/18/202266前面介紹了MOS器件在各工作區的I/V特性，討論的是電流和電壓在一個大范圍內變化的特性，它與器件電容構成了MOSFET的大信號模型。通常我們研究器件的工作區域(工作點),輸入輸出范圍,都屬于大信號分析.若我們的討論只限于MOS器件在某一工作點附近微小變化的行為,即信號對偏置影響小，稱為小信號分析.此時MOS器件的工作模型稱小信號模型.2.4.3MOSSmall-SignalModels

12/22/202267前面介紹了MOS器件在各工作區的I/V特性，討論的是電流和電MOS管的交流小信號模型是以其直流工作點為基礎的。由于分析的是MOS管的交流小信號的響應，因此可以在工作點附近采用線性化的方法得出模型。小信號模型中的參數直接由直流工作點的電流、電壓決定。相同的MOS管在不同的直流工作點處得到的小信號參數是不同的。交流模型反映的是MOS管對具有一定頻率的信號的響應，它有別于MOS管的直流特性。直流模型和交流模型的關系如下圖所示：12/22/202268MOS管的交流小信號模型是以其直流工作點為基MOS器件是一個壓控器件。以NMOSFET為例，它處于三個直流電壓偏置狀態：VGS、VBS、VDS。這三個偏置電壓中任意一個發生改變，都會引起器件溝道電流的變化。電流變化與電壓變化的比率就是電導參數，因此，在小信號分析中我們必須借助于三個電導參數。柵跨導:襯底跨導:溝道電導:12/22/202269MOS器件是一個壓控器件。以NMOSFET為例，它處于三個(1)不考慮二級效應時,最簡單的低頻小信號模型:(2.19)(2.18)小信號模型（等效電路）12/22/202270(1)不考慮二級效應時,最簡單的低頻小信號模型:(2.19(2)考慮溝長調制效應后模型:注:器件模型中會給出λ,所給出的λ為特征尺寸下的λ值.不同的溝長MOS器件λ不同,因λ∝1/L.由(2.18)知某一給定MOS器件,工作直流偏置越大,輸出電阻越小.(2.20)12/22/202271(2)考慮溝長調制效應后模型:注:器件模型中會給出λ,所給(3)同時考慮溝道調制效應和body效應,模型為:其中VBS是通過影響VTH發生作用的.12/22/202272(3)同時考慮溝道調制效應和body效應,模型為:其中VB對NMOS,有于是因為,所以(2.22)(2.21)求得根據12/22/202273對NMOS,有于是因為,所以(2.22)(2.21)求得根據則有,表示背柵跨導與跨導的相對大小因子.令(2.23)注:

＊襯底跨導表示襯底偏置電壓對漏電流的控制能力。它通過改變表面耗盡層的厚度，從而改變空間電荷面密度來控制表面反型層的電荷密度，最終實現對溝道導電能力的控制。因此，襯底可視為另一個柵，也稱為“背柵”。12/22/202274則有,＊等效電路中和具有同樣的電流極性,即增大柵電壓與增大襯底電壓效果相同.當VGS增加或者VBS增加時,ID都增加.但VBS只能取負的偏置(襯底只能0偏和反偏),VBS有增量表示反偏量減少,而不是反偏量增多.需要強調的是等效電流gmbVBS中的VBS本應記為△VBS.而2.22,2.23中的VBS是直流偏置量.12/22/202275＊等效電路中和(4)完整的小信號模型注意:前面導出的小信號模型是MOSFETS工作在飽和區時的小信號模型;對于用作開關的晶體管,我們用導通電阻和器件電容作為MOSFETS的小信號模型.12/22/202276(4)完整的小信號模型注意:前面導出的小信號模型是MOSF2.4.4MOSSpiceModels見Table2.1一級模型模型參數分NMOS和PMOS(0.5μm工藝)12/22/2022772.4.4MOSSpiceModels12/18/2參數定義：12/22/202278參數定義：12/18/202278由于一般有，在相同的條件下，NMOS器件比PMOS器件能提供更大的電流和跨導。另外，在給定的尺寸和偏置電流的情況下，NMOS晶體管表現出更大的輸出電阻，因此它比PMOSFET更易于作為理想的電流源和更高增益的放大器。2.4.5NMOSVersusPMOS12/22/202279由于一般有，在相同的Chapter2MOS器件物理基礎12/22/202280Chapter2MOS器件物理基礎12/18/2022本章內容MOSFET的I-V特性MOSFET的二級效應MOSFET的結構電容MOSFET的小信號模型12/22/202281本章內容MOSFET的I-V特性12/18/20222絕緣柵型場效應管MOSFET絕緣柵型增強型(常閉型)耗盡型(常開型)N溝道P溝道N溝道P溝道InsulatedGateFieldEffectTransistorMOS管：MetalOxideSemiconductor利用柵源電壓的大小控制半導體表面的感生電荷的多少，從而改變溝道電阻，控制漏極電流的大小。12/22/202282絕緣柵型場效應管MOSFET增強型(常閉型)耗盡型(常開型)N溝道增強型MOSFET1.結構12/22/202283N溝道增強型MOSFET1.結構12/12.工作原理②③耗盡層加厚uGS增加反型層吸引自由電子柵極聚集正電荷排斥襯底空穴剩下負離子區耗盡層①漏源為背對的PN結無導電溝道即使開啟電壓：溝道形成的柵－源電壓。(1)對導電溝道的影響.++++++++++++++++++12/22/2022842.工作原理②③耗盡層加厚uGS增加反型層吸引自由(2)對的影響.①②③

線性增大溝道從s-d逐漸變窄

溝道預夾斷夾斷區延長幾乎不變恒流區12/22/202285(2)3.特性曲線與電流方程12/22/2022863.特性曲線與電流方程12/18/20227FET放大電路的動態分析一、FET的低頻小信號等效模型12/22/202287FET放大電路的動態分析一、FET的低頻小信號等效模型12/gm與rds的求法12/22/202288gm與rds的求法12/18/20229gm與rds的求法12/22/202289gm與rds的求法12/18/202210二、基本共源放大電路的動態分析12/22/202290二、基本共源放大電路的動態分析12/18/2022112.1MOSFET的基本概念2.1.1MOSFET開關閾值電壓是多少？當器件導通時，漏源之間的電阻有多大？這個電阻與端電壓的關系是怎樣的？總是可以用簡單的線性電阻來模擬漏和源之間的通道？器件的速度受什么因素限制？12/22/2022912.1MOSFET的基本概念2.1.1MOSFET開關1.MOSFET的三種結構簡圖圖2.1NMOSFET結構簡圖2.1.2MOSFET的結構12/22/2022921.MOSFET的三種結構簡圖圖2.1NMOSFET圖2.2PMOSFET結構簡圖12/22/202293圖2.2PMOSFET結構簡圖12/18/202214圖2.3CMOSFET的結構簡圖12/22/202294圖2.3CMOSFET的結構簡圖12/18/2022152.MOSFET結構尺寸的通用概念W:gatewidthLdrawn(L):gatelength(layoutgatelength)Leff:effectivegatelengthLD:S/DsidediffusionlengthW/L:aspectratioS,D,G,B:source,drain,gate,body(bulk)12/22/2022952.MOSFET結構尺寸的通用概念W:gatewi3.MOSFET的四種電路符號GDSBGSDBNMOSPMOS(d)12/22/2022963.MOSFET的四種電路符號GDSBGSDBNMOS2.2MOS的I/V特性2.2.1.閾值電壓先看MOS器件的工作原理:以NMOS為例來分析閾值電壓產生的原理.(a)VGS=012/22/2022972.2MOS的I/V特性2.2.1.閾值電壓(a)V●在(a)圖中，G極沒有加入電壓時，G極和sub表面之間，由于Cox的存在，構成了一個平板電容，Cox為單位面積的柵氧電容;(b)VGS>0(c)●在柵極加上正電壓后，如圖(b)所示，P-sub靠近G的空穴就被排斥，留下了不可動的負離子。這時沒有導電溝道的形成，因為沒有可移動的載流子，G和襯底間僅形成了氧化層電容和耗盡層電容的串連,如圖(c)所示。12/22/202298●在(a)圖中，G極沒有加入電壓時，G極和sub表面之間，由●（d）當VG繼續增加，界面電勢達到一定值時，就有電子從源極流向界面并最終到達漏極，導電溝道形成，晶體管打開。如圖（d）所示。這時，這個電壓值就是“閾值電壓”－.(d)功函數差費米勢,MOS強反型時的表面勢為費米勢的2倍耗盡區電荷(2.1)12/22/202299●（d）當VG繼續增加，界面電勢達到一定值時，就有電子從源極PMOS器件的導通:與NFETS類似,極性相反.12/22/2022100PMOS器件的導通:與NFETS類似,極性相反.12/18/2.2.2I/V特性推導Iv我們用一個電流棒來輔助理解電流的概念.當沿電流方向的電荷密度為Qd(C/m)的電荷以速度v沿電流方向移動時,產生的電流為(2.2)12/22/20221012.2.2I/V特性推導Iv我們用一個電流棒來輔助理解●

NMOS溝道的平板電容近似與溝道電荷分布若將MOS結構等效為一個由poly-Si和反型溝道構成的平板電容。對均勻溝道，當VD=VS=0時，寬度為W的溝道中，單位長度上感應的可移動電荷量為式中Cox為柵極單位面積電容，WCox為單位長度柵電容.(2.3)12/22/2022102●NMOS溝道的平板電容近似與溝道電荷分布若將MOS結構如果從S到D有一電壓差VDS，假設平板電容在L方向上x點的電位為V(x),如上圖所示則有:(2.4)●電荷漂移速度：漂移速度driftspeed：遷移率mobility：電場強度electricfield(2.5)12/22/2022103如果從S到D有一電壓差VDS，假設平板電容在L方向上x點的電綜合(2.2)-(2.5)有(2.6)邊界條件兩邊積分可得溝道中電流是連續的恒量，即有：12/22/2022104綜合(2.2)-(2.5)有(2.6)邊界條件兩邊積分可得溝＊分析：令,求得各拋物線的極大值在點上，且相應各峰值電流為:(2.7)VGS-VTH為過驅動（overdrive）電壓，只有過驅動電壓可以形成反型層電荷。時，器件工作在“三極管區”.12/22/2022105＊分析：令,求得各拋物線的極大MOS器件作為邏輯工作和模擬開關，或小值線性電阻運用時，都會工作于深Triode區。此時VGS較大，MOS管的VDS很小，若滿足：2.2.3MOS器件深Triode區時的導通電阻此時（2.6）簡化為：(2.8)(2.8)表明為直線關系，如圖(2.12)所示.12/22/2022106MOS器件作為邏輯工作和模擬開關，或小值線性電阻運用時，都會(2.9)此時D,S間體現為一個電阻，其阻值為：12/22/2022107(2.9)此時D,S間體現為一個電阻，其阻值為：12/1（2.9）式表示：a：在滿足的條件下，MOS管體現出線性電阻的特性，其直流電阻與交流動態電阻相等。b：該線性電阻大小取決與VGS，即調節VGS，可調節電阻的大小。因此我們常常把工作在這種區域的晶體管稱為“壓控晶體管”。12/22/2022108（2.9）式表示：12/18/202229討論:一個NMOS管,若偏置電壓VGS>VTH,漏級開路(ID=0),問：此晶體管是處于cutoff狀態還是其他狀態?為什么?例2.112/22/2022109討論:一個NMOS管,若偏置電壓VGS>VTH,漏級開由可知：VDS1VG0X12.2.4MOS管在飽和區的跨導當時，漏極電流怎樣變化呢？時，，此時認為溝道夾斷(pinchoff).的增大向源端移動。VDS2>VDS1VG0X2時,夾斷點隨著,溝道在處夾斷.12/22/2022110由若,則與無關.由時,相對恒定，器件工作在飽和區。(2.10)12/22/2022111若,則與無關.由(2.10)＊式(2.6),(2.10)為analogCMOSdesign的最基本的方程式.(2.6)它們描述了ID與工藝常數,器件尺寸W和L以及柵和漏相對于源的電位之間的關系.12/22/2022112(2.10)＊式(2.6),(2.10)為analogC若，可以得到不同VGS下漏電流曲線為:12/22/2022113若，可以得到不同VGS下漏電流曲線為對于PMOS器件,其在三極管區和飽和區的電流方程分別表示為12/22/2022114對于PMOS器件,其在三極管區和飽和區的電流方程分別表示為1若,那么工作在飽和區的MOSFET構成一個連接源和漏的電流源,如圖2.17所示.12/22/2022115若,那么工作在飽和區的MOSFET構成一個連接源和漏的電流源跨導gm的定義gm是指在一定的VDS下，ID對VGS的變化率。gm代表了器件的靈敏度：對于一個大的gm來說，VGS的一個微小的改變將會引起ID產生很大的變化。當MOS器件處于飽和區時,溝道被夾斷.當VDS增大時,夾斷點向S方向移動，溝道長度由L變成了L′,故飽和區電流方程中L應用L′取代,但當L較大,VDS不是很高時,我們仍以L作為MOS管的溝長.(2.11)12/22/2022116跨導gm的定義當MOS器件處于飽和區時,溝道被夾斷.當VDSgm的變形表達式將式兩邊平方得所以將乘以一個（VGS-VTH）,除以一個（VGS-VTH）得(2.12)(2.13)12/22/2022117gm的變形表達式將式兩邊平方得(2.12)(2.13)12/根據gm的表達式,我們可以得到如圖2.18所示的曲線,它反映了gm隨某一參數變化的特性.12/22/2022118根據gm的表達式,我們可以得到如圖2.18所示的曲線,它反映提高gm的有效方法

提高載流子的溝道遷移率,選用高遷移率的材料,并使用遷移率高的晶面.制作高質量、盡可能薄的柵氧化層;盡可能使用寬長比比較大的圖形;減小源、漏區體電阻和歐姆接觸電阻以減小串連電阻,因為12/22/2022119提高gm的有效方法

提高載流子的溝道遷移率,選用高遷移率的材怎樣區分飽和區和三極管區?當柵壓和漏壓之差不足以形成反型層時,溝道被夾斷,器件工作在飽和區.對NMOS:對PMOS:12/22/2022120怎樣區分飽和區和三極管區?當柵壓和漏壓之差不足以形成反型層時＊Triode區又稱非飽和區或線性電阻區；＊Saturation區又稱飽和區；＊cutoff區又稱截止區；＊OverdriveVoltage有時也稱Vod，它的表達式為有關的重要術語和概念：＊aspectratioW/L12/22/2022121＊Triode區又稱非飽和區或線性電阻區；＊Saturat＊對應溝道剛剛pinchoff的情況:＊如果D端電位增加，則溝道pinchoff的情況變為:12/22/2022122＊對應溝道剛剛pinchoff的情況:＊如果D端電位增加2.3二級效應2.3.1體效應通常,NMOS的源極和P型襯底相連,處于同一電位,如圖(a)所示.但在實際電路中（特別是Analog電路中），一些器件會處于源極和襯底電位分離的狀態。例如襯底接地，源極電位高于襯底；或源極接地，襯底接上負電位，如圖(b)所示:(a)(b)12/22/20221232.3二級效應2.3.1體效應但在實際電路中（特別是A的作用，襯底吸走更多的空穴，在溝道處留下更多不可動的負離子，由于柵的鏡像作用，柵上出現更多的正電荷，這表明襯底在反型前被提高了，也就是閾值電壓提高了.以源極接地，襯底接負電位為例：假設,在反型溝道出現之前()，溝道處由于柵極電壓出現耗盡層。時，耗盡層中的電荷數量少些；當后,由于12/22/2022124的作用，襯底吸走更多的空穴，在溝道處留下更多不可動的負離子，這被稱為bodyeffect或backgateeffect或substratebiaeffect.(源極電位和襯底電位不同,引起閾值電壓的變化)從的表達式來看:增加了,所以提高了.考慮體效應后，其中體效應系數對于NMOS管，ΦF為正,當VB比VS負時,VSB為正,VTH提高.,(2.14)12/22/2022125這被稱為bodyeffect或backgateeff實際應用中，VSB只會為正值，或VB只會等于VS或低于VS，VSB被稱為source－body電勢差。對PMOS管，襯底接Vdd，源極電位等于或低于Vdd。故這時VSB為負值，且ΦF為負,相應地VTH絕對值增加。12/22/2022126實際應用中，VSB只會為正值，或VB只會等于VS或低于VS，考慮圖(a)所示的電路,Vin變化時,Vout將怎樣變化？12/22/2022127考慮圖(a)所示的電路,Vin變化時,Vout將怎樣變化由變化引起.MOSFET工作于飽和區時,有效溝長為2.3.2溝長調制效應這時,飽和區電流表達式為VDVG0L’VSΔL12/22/2022128由變化引起.MOSFET工作于飽和區時,有效由于由變化引起,故令于是可得到考慮溝道長度調制效應的飽和電流方程：考慮溝長調制效應后飽和區的跨導相應修改為：其中是溝道長度調制系數,表示VDS對溝道L產生作用的大小因子。(2.15)12/22/2022129由于由變化引起,故令于是可得,在一定的下,為定值,于是有關于溝長調制效應我們應關注的問題：由于反比于.的曲線修正為：12/22/2022130,在一定的下,為定值,于是有關于★器件進入飽和區后，ID隨VDS的增大而增大。★越靠近x軸的曲線越平坦，越往上曲線越陡峭，增幅越大。從這個曲線可以看出：12/22/2022131★器件進入飽和區后，ID隨VDS的增大而增大。★越靠近x軸的MOS器件輸出電阻與溝道長度的關系:由(2.15)式求出輸出電導又因為,故有或有輸出電阻以上分析表明:在(VGS–VTH)一定時,而在ID一定的情況下,因為(2.16)12/22/2022132MOS器件輸出電阻與溝道長度的關系:由(2.15)式求出輸出重要結論:＊MOS器件輸出電阻與溝道長度有極大的關系.在模擬電路放大器設計中,作為放大器件的MOS管及作為負載的MOS管,應取較大的溝長.特別是負載器件,L更要大一些.＊飽和區電流方程表明一個MOS器件的溝道電流由VGS和VDS共同決定，但VDS的調節作用很微弱。作為恒流源的MOSFET來說，恒流源由VGS決定，VDS對ID的調節只作為一種誤差分析。12/22/2022133重要結論:＊飽和區電流方程表明一個MOS器件的溝道電流由VG2.3.3亞閾值導電性VGS<VTH，器件處于弱反型區。VDS>200mV后，飽和區ID-VGS平方律的特性變為指數的關系:亞閾值導電會導致較大的功率損耗。因此亞閾值工作狀態一般不可取。只在一些特殊情況，如低速低功耗的電路（如數據紀錄的電表、儀表電路等）才會用到。ζ是一個非理想因子。(2.17)12/22/20221342.3.3亞閾值導電性VGS<VTH，器件處于弱反型區。V前面內容復習1.MOS的I/V特性a.,MOS管截止;b.,MOS管導通;當時,MOS管工作在三極管區;時,MOS管工作在飽和區;當12/22/2022135前面內容復習1.MOS的I/V特性a.,MOS管截止;b.,深三極管區導通電阻飽和區跨導12/22/2022136深三極管區導通電阻飽和區跨導12/18/2022572.MOS的二級效應a.體效應(背柵效應)源與襯底電位不同,引起閾值電壓的變化(增加).b.溝長調制效應(飽和區,引起的現象.)12/22/20221372.MOS的二級效應a.體效應(背柵效應)源與襯底電位不同,c.亞閾值導電性

VGS<VTH,器件處于弱反型區.VDS>200mV后,飽和區ID-VGS平方律的特性變為指數的關系:12/22/2022138c.亞閾值導電性12/18/2022592.4MOS器件模型2.4.1MOS器件版圖MOSFET的版圖由電路中的器件所要求的電特性和工藝要求的設計規則共同決定.每個晶體管的寬度和長度由電路設計決定,而L的最小值由工藝決定,版圖中其他大多數尺寸受設計規則的限制.(最小寬度,最小間距,最小包圍,最小延伸)12/22/20221392.4MOS器件模型2.4.1MOS器件版圖MOSFE例2.5畫出圖(a)所示電路的版圖.12/22/2022140例2.5畫出圖(a)所示電路的版圖.12/18/202262.4.2MOS器件電容寄生電容模型參數Cox:柵-溝道單位面積氧化層電容Cj:單位結面積電容,與電壓有關Cjsw:PN結單位周長側面電容Cov:單位柵寬覆蓋電容耗盡層單位面積電容由工藝參數算得EW12/22/20221412.4.2MOS器件電容寄生電容模型參數EW12/18/2C1,柵和溝道之間的氧化層電容C2,襯底和溝道之間的耗盡層電容C3,C4,多晶硅柵與源漏的交疊電容C5,C6,源/漏區與襯底間的結電容于是我們可算出圖中C1-C6分別為:EW12/22/2022142C1,柵和溝道之間的氧化層電容于是我們可算出圖中C1-C6★MOS電容:圖中CSB和CDB為S-B和D-B結電容,即CSB=C5,CDB=C6;器件關斷時，圖中CGB為氧化層電容和耗盡層電容的串聯；其他狀態時，CGB被忽略；圖中CGD和CGS則與MOS管的工作狀態有關:＊溝道截止時，CGS=CGD=WCov.12/22/2022143★MOS電容:＊溝道截止時，CGS=CGD=WCov.12/于是可提出CGS,CGD隨MOS狀態的變化圖:＊深

Triode導通區，S，D溝道連成一片，將C1各分一半則得CGD和CGS.即Triode