1、微機繼電保護數據預處理的研究答辯人：胡劍琛指導教師：劉建飛2005年3月問題的提出 首先，采樣率的提高和濾波算法受到硬件水平的限制難以實現。其次，數據預處理受到CPU處理速度和采樣通道切換速度的影響，必須尋求新的設計方案來改進目前的數據處理方法。最后，新的保護原理和功能受硬件條件的制約；而且，現有的微機保護對算法的配置還缺乏靈活性。這些都對數據預處理提出了更高的要求。國內、外研究現狀 一、數據預處理硬件平臺的研究單片機、DSP 、CPU+DSP 、RISC器件 、嵌入式處理器 在電力系統微機保護方面, Manzoul M A把FPGA作為過流保護的一個或幾個功能模塊挪威的Jacobsen El

2、ectro公司首次將FPGA用于微機線路保護并在實際中應用在國內這方面的研究剛剛起步，西安交通大學的張桂青等人對FPGA用于微機保護的數據采集和處理展開了研究二、算法研究沃爾什算法、余弦濾波、傅氏濾波、IIR濾波，最小二乘算法和卡爾曼濾波理論上相對成熟 本課題所做的主要工作 1、濾波算法的比較研究2、數據預處理硬件平臺的設計3、全周傅氏濾波和卡爾曼濾波的FPGA實現1、各種濾波算法的比較研究 保護濾波算法的特性研究IIR濾波頻率特性和時延沃爾什算法、余弦濾波半周、全周傅氏濾波1、各種濾波算法的比較研究 保護濾波算法的特性研究1、各種濾波算法的比較研究 傅氏濾波和卡爾曼濾波仿真比較 1、各種濾波

3、算法的比較研究 傅氏濾波和卡爾曼濾波仿真比較全周傅氏濾波卡爾曼濾波M端三相電流96點濾波的電流實部和虛部變化曲線1、各種濾波算法的比較研究 采樣率對濾波算法的影響在不同采樣時刻卡爾曼濾波基波分量幅值和相角相對誤差1、各種濾波算法的比較研究 關于數據預處理對硬件要求的討論 1、幅頻特性越尖銳，濾波效果越好，但計算量也隨之加大，對硬件的要求就越高；算法越復雜，對硬件的要求也就越高。 2、采樣點對硬件要求實際上是芯片處理數據的能力問題。 3、對于采樣通道數目比較多的保護，在保證采樣精度情況下，要求硬件能完成實時高速處理數據的任務。2、數據預處理硬件平臺的設計 FPGA概述 FPGA（Field Pr

4、ogrammable Gate Array）是現場可編程邏輯門陣列，可實現較大規模的電路，編程也很靈活。具有設計開發周期短、設計制造成本低、開發工具先進、標準產品無需測試、質量穩定以及可實時在線檢驗等優點。目前世界上有十幾家生產FPGA的公司，如Altera、Xilinx、Lattice、Actel等。 2、數據預處理硬件平臺的設計 FPGA與DSP的比較 DSP排隊式串行指令執行方式，FPGA硬件允許設計人員將全部的硅片資源分配給算法，實現并行計算；DSP 往往造成程序PC的“跑飛” ；DSP復位必須經歷一段時間，這個時間里，是沒有保護的。如果時間很長，這將造成嚴重的不可靠。 FPGA具有比

5、DSP低得多的功耗。2、數據預處理硬件平臺的設計 FPGA實現微機保護的硬件電路設計 3、全周傅氏濾波的FPGA實現 傅氏濾波的總體設計根據控制時序，對AD接口模塊的狀態機設計分成以下幾個狀態：S0：空閑狀態。rd，convst，cs全部為1。S1：發轉換命令。Convst為0，rd，cs為1。S2：讀數據狀態。rd，cs為0，wconvst為1。S3：等待狀態。rd，convst，cs全部為1。S4：復位狀態。rd，convst，cs全部為1。各個狀態間的轉換如圖所示，pulse,busy在低電平時有效。3、全周傅氏濾波的FPGA實現 與AD接口模塊3、全周傅氏濾波的FPGA實現 傅氏濾波模

6、塊的設計傅氏濾波運算其實質是卷積運算。卷積的實現首要需要是乘法器和加法器，因此構建性能優良的乘法器和加法器是設計的關鍵。 超前進位加法 基于逐項移位相加原理的乘法器 3、全周傅氏濾波的FPGA實現 如何處理毛刺采用格雷碼計數器取代普通的二進制計數器。在系統中盡可能采用同步電路。利用D觸發器的D輸入端對毛刺信號不敏感的特點，在輸出信號的保持時間內，用觸發器讀取組合邏輯的輸出信號。使用“采樣”的方法。用一定寬度的高電平脈沖與輸出信號做邏輯與運算，由此獲取輸出信號的電平值3、全周傅氏濾波的FPGA實現 與單片機接口模塊 采用中斷方式對數據進行讀取，即當單片機INT口出現有效電平時開始中斷處理。中斷處

7、理程序進行以下處理：發讀數據信號，發讀地址信號，數據寄存器準備接收數據，寄存器移位存儲。 3、全周傅氏濾波的FPGA實現 仿真結果X2(i)=0.8*exp(ts/3*i)+3*sin(i*ts*PI+PI/4)+0.25*sin(2*ts*PI*i)+0.5*sin(3*ts*PI*i)+0.25*sin(4*ts*PI*i)+0.5*sin(5*ts*PI*i) 3、全周傅氏濾波的FPGA實現 仿真結論不含非周期分量的信號含非周期分量的信號基波分量實部基波分量虛部基波分量實部基波分量虛部真實值2.12132.12132.12132.1213FPGA濾波結果2.11912.11902.129

8、72.19551、完成一次96點的傅氏濾波，在100MHz的系統工作頻率下只需要1035 ns，即便系統工作頻率降到20MHz，計算時間也在5s左右。而通常MCU或者DSP所采用的24點采樣，需要7s左右的計算時間。可見，在提高了采樣率的基礎上，FPGA的處理速度也明顯要高于MCU或DSP的處理速度。2、在精度方面，FPGA能滿足繼電保護的精度要求，誤差在3.5%左右。4、卡爾曼濾波的FPGA實現 微機保護故障信號處理中的卡爾曼濾波模型 兩狀態電壓卡爾曼濾波模型： 三狀態電流卡爾曼濾波模型： 4、卡爾曼濾波的FPGA實現 卡爾曼濾波的總體設計 4、卡爾曼濾波的FPGA實現 可復用IP 設計 I

9、P(Intellectual Property)核是指完成某種功能的基本電路模塊。基于IP復用技術的設計重用方法將會提高FPGA的開發效率。提出可復用IP設計三種方式： 1、模塊經過測試和調整后，直接作為IP在卡爾曼濾波系統中重復使用。 2、模塊通過簡單修改后，作為新的IP使用。 3、對于卡爾曼濾波模塊和控制模塊內部結構和實現功能不同，所以必須重新設計，但模塊內部組成也可以IP復用，比如乘法器，加法器等等。4、卡爾曼濾波的FPGA實現 卡爾曼濾波模塊的VHDL設計 4、卡爾曼濾波的FPGA實現 兩狀態Kalman模型的仿真結果 X1(i)=3*sin(i*ts*PI+PI/4)+0.25*si

10、n(2*ts*PI*i)+0.5*sin(3*ts*PI*i)+0.25*sin(4*ts*PI*i)+0.5*sin(5*ts*PI*i) 4、卡爾曼濾波的FPGA實現 三狀態Kalman模型的仿真結果X2(i)=0.8*exp(-ts/3*i)+3*sin(i*ts*PI+PI/4)+0.25*sin(2*ts*PI*i)+0.5*sin(3*ts*PI*i)+0.25*sin(4*ts*PI*i)+0.5*sin(5*ts*PI*i) 4、卡爾曼濾波的FPGA實現 仿真結論不含非周期分量的信號含非周期分量的信號基波分量實部基波分量虛部基波分量實部基波分量虛部真實值2.12132.1213

11、2.12132.1213Fourier濾波結果2.11912.11902.12972.1955誤差0.1%0.1%0.4%3.5%Kalman濾波結果2.12112.12342.12512.1250誤差0.01%0.1%0.18%0.17%Fourier濾波的數據窗為一個周期（20ms），只有在20ms后才能得到正確的濾波結果，而Kalman濾波由于是遞歸計算，估計越來越接近真實值，所以不用20ms就可以得到接近正確的濾波結果。因此，可以說Kalman濾波的速度要優于Fourier濾波。在同樣的采樣精度下，無論是對不含非周期分量的信號的處理，還是對含非周期分量的信號的處理，Kalman濾波的效果要略好于Fourier濾波。結論1、對微機保護各種濾波算法特性的研究表明，在FIR型的濾波算法中，綜合各方面的特性比較，傅氏算法比其他算法具有優勢。IIR型的濾波算法中，卡爾曼濾波比一般的IIR濾波器要性能更優。2、研究采樣率對濾波算法的影響表