1、第12章 存儲器和可編程邏輯器件數字邏輯器件分類：1 規范產品：包括門、觸發器、計數器、譯碼器、數據選擇器等等中小規模數字電路。規范產品的特點是：批量大，本錢低，價錢廉價，速度快。是數字系統傳統設計中運用的主要邏輯器件。缺陷是：器件密度低，所構成的數字系統規模大，印刷線路板走線復雜，焊點多，使電路的可靠性差，功耗大。2由軟件配置的大規模集成電路：如微處置機、單片微型計算機等。12.1 概述 這類電路的特點：器件密度高，邏輯功能可由軟件配置，用它所構成的數字系統硬件規模小，系統靈敏性高。缺陷：任務速度不夠高，另外，這類芯片普通要用多片規范集成電路構成外圍電路才干任務。3公用集成電路ASIC) A

2、pplication Specific Integrated CircuitASIC是為滿足一種或幾種特定功能而設計制造的集成電路芯片，密度高， ASIC芯片能取代由假設干個中小規模電路組成的電路板，甚至一個完好的數字系統ASIC分類： ASIC屬用戶定制電路。Custom Design IC).包括全定制和半定制兩種。全定制Full custom design IC):半導體消費廠家根據用戶的特定要求專門設計并制造。特點：消費周期長，費用高，風險大。在大批量定型產品中運用。半定制Semi- custom design IC):半導體消費廠家設計并制造出的規范的半廢品芯片。半定制電路分類： 門

3、陣列 Gate Array) 在硅片上預先做好大量一樣的根本單元電路，并把它整齊地排成陣列，這種半廢品芯片稱為母片。母片可由廠家大批量消費。 當用戶需制造滿足特定要求的ASIC芯片時，可根據設計要求選擇母片，由用戶或廠家設計出連線幅員，再由器件消費廠家經過金屬連線等簡單工藝，制成廢品電路。缺陷：用戶自動性差，運用不方便。特點：周期較短，本錢較低，風險小。 可編程邏輯器件(PLD) (Programmable Logic Device)芯片上的電路和金屬引線由半導體廠家做好，其邏輯功能由用戶開發實現。特點：集成度高，速度快，靈敏性好，可反復編程。電路設計方便，風險低。1. PLD器件的銜接表示方

4、法固定銜接可編程銜接不銜接2. 門電路表示法1AA1AAAA反向緩沖器ABC&FABC&F與門 ABC1FABC1F或門 3. 陣列圖1A1B1C&D=BCE=AABBCC=0F=AABBCC=0G=112.2 存儲器 存儲器是一種通用大規模集成電路,用來存放程序和數據.存儲器分類: 1) 只讀存儲器(ROM) 2) 隨機存取存儲器(RAM)12.2.1 ROM (Read-Only Memory)ROM存放固定信息,只能讀出信息,不能寫入信息.當電源切斷時,信息依然保管.1. ROM的構造.A0A1An-1地址譯碼器存儲陣列 2nmW0W1W2n-1F0 F1Fm-1字線位線地址線地址譯碼器

5、為二進制譯碼器,即全譯碼構造.(地址線為n根,譯碼器輸出為2n根字線,闡明存儲陣列中有2n個存儲單元)2) 存儲陣列輸出有m根位線,闡明每個存儲單元有m位,即 一個字有m位二進制信息組成.每一位稱為一個根本存 儲單元.3) 存儲器的容量定義為: 字數位數(2nm).一個二極管ROM的例子A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 1 0 0 1 1 01 1 0 0 1 0 1A11A0&W0W1W2W3F0F1F2F3位線字線 W0W3為地址譯碼器的輸出 Wi=mi (mi為地址碼組成 的最小項 當A1A0=00時，W0=1, F0F1F2F3=0100(一個

6、字； 當A1A0=01時，W1=1, F0F1F2F3=1001(一個字； 當A1A0=10時，W2=1, F0F1F2F3=0110(一個字； 當A1A0=11時，W3=1, F0F1F2F3=0010(一個字。 將地址輸入和Fi之間的關系填入真值表得： 地址 數據A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 1 0 0 1 1 01 1 0 0 1 0 F0=A1A0F1=A1A0+ A1A0F2=A1A0+ A1A0F3=A1A0ROM實踐是一種組合電路構造。 陣列圖與陣列：表示譯碼器。或陣列：表示存儲陣列。存儲容量為： 44 地址 數據A1 A0 F0 F

7、1 F2 F30 0 0 1 0 00 1 1 0 0 1 0 0 1 1 01 1 0 0 1 0 1A11A0&1111F0F1F2F3m0m1m2m32.可編程只讀存儲器用戶可根據需求自行進展編程的存儲器.1) PROM(Programmable Read-Only Memory)PROM為能進展一次編程的ROM，PROM的構造和ROM根本一樣,只是在每個存儲管上加一根易熔的金屬絲接到相應的位線.位線字線當在該位上需求存0時,經過編程,燒斷熔絲;當需存1時,保管熔絲.編程為一次性的,燒斷的熔絲不能再接上.2)EPROM(Erasable Programmable Read-Only Me

8、mory)EPROM為可擦除、可重新編程的只讀存儲器.擦除用公用的紫外線燈照射芯片上的受光窗口.EPROM器件的根本存儲單元采用浮柵雪崩注入MOS管(簡稱FAMOS管)電路.FAMOSVDDD S字線位線原始形狀的浮柵不帶電荷,FAMOS管不導通,位線上為高電平.當FAMOS管的源極S與襯底接地電位,漏極接高電位(較大)時,漏極的PN結反向擊穿產生雪崩景象,使FAMOS導通.位線為低電位.如用紫外線或者X射線照射FAMOS管,可使柵極放電,FAMOS恢復到截止形狀.一個EPROM芯片：Intel 2716VCCVPPOECEGND1121324CE是片使能端；OE是數據輸出使能端；VPP是編程

9、寫入電源輸入端。容量：2K8位受光窗口任務方式讀 出未選中待 機編 程制止編程校驗讀出CEOEVPP數據線D7D0的形狀0 0 +5V 讀出的數據 1 +5V 高 阻 1 +5V 高 阻1 +25V 寫入的數據0 1 +25V 高 阻0 0 +25V 讀出校驗數據2716任務方式3E2PROM(電可擦可編程只讀存儲器特點：編程和擦除均由電完成； 既可整片擦除，也可使某些存儲單元單獨擦除； 反復編程次數大大高于EPROM. 3.PROM的運用1) 實現組合邏輯函數用PROM實現組合邏輯函數,實踐上是利用PROM中的最小項,經過或陣列編程,到達設計目的.F1(A,B,C)=m(1,5,6,7)F2

10、(A,B,C)=m(0,1,3,6,7)F3(A,B,C)=m(3,4,5,6,7)例:用PROM實現邏輯函數:1A&111F1F2F31B1C&m0m1m2m3m4m5m6m72) 存放數據表和函數表:例如三角函數、對數、乘法等表 格。3存放調試好的程序。* 2、3是PROM的主要用途。12.2.2 隨機存取存儲器(RAM)RAM可以隨時從任一指定地址讀出數據,也可以隨時把數據寫入任何指定的存儲單元 .RAM在計算機中主要用來存放程序及程序執行過程中產生的中間數據、運算結果等.RAM按工藝分類： 1雙極型；2場效應管型。場效應管型分為： 1靜態；2動態。1. RAM的構造.A0A1An-1地

11、址譯碼器存 儲矩 陣 W0W1W2n-1字線地址線讀寫/控制電路讀寫/控制(R/W)片選(CS)數據輸入/輸出 (I/O)當片選信號CS無效時,I/O對外呈高阻;當片選信號CS有效時,由R/W信號決議讀或寫,根據地址信號,經過I/O輸出或輸入.(I/O為雙向三態構造)ENEN11I/ODR/W2. RAM的存儲單元靜態RAM的根本存儲單元 (以六管NMOS靜態存儲單元為例)XiYjI/OI/OVCCQQT6T4T3T1T2T5T7T8位線Bj位線Bj存儲單元11I/OI/OQQ2) 動態RAM的根本存儲電路動態RAM的根本存儲電路由動態MOS根本存儲單元組成。動態MOS根本存儲單元通常利用MO

12、S管柵極電容或其它寄生電容的電荷存儲效應來存儲信息。電路構造以單管動態存儲單元為例位線數據線 (D)字選線TCSCD輸出電容寫信息：字選線為1，T導通，數據D經T送入CS .讀信息：字選線為1，T導通，CS上的數據經T送入位線的等效電容CD .特點： 1當不讀信息時，電荷在電容CS上的保 存時間約為數毫秒到數百毫秒； 2當讀出信息時，由于要對CD充電，使 CS上的電荷減少。為破壞性讀出。 3通常在CS上呈現的代表1和0信號的電平 值相差不大，故信號較弱。結論：1需加刷新電路；2輸出端需加高鑒別才干的輸出放大器。3容量較大的RAM集成電路一 般采用單管電 路。4容量較小的RAM集成電路一 般采用

13、三 管或四 管電路。多管電路構造復雜，但外圍電路簡 單。3) RAM容量的擴展VCCA8R/WCSGND191018Intel 2114A9A7A5A4A6A0A1A3A2I/O1I/O2I/O3I/O4位擴展I/O1I/O2I/O3I/O4A9A0A1CSR/WI/O1I/O2I/O3I/O4A9A0A1CSR/WA0A1A9R/WCSI/O1I/O2I/O3I/O4I/O4I/O5I/O6I/O7將2114擴展為1K8位的RAM.字擴展I/O1I/O2I/O3I/O4A9A0A1CSR/WI/O1I/O2I/O3I/O4A9A0A1CSR/WA0A1A9R/WI/O1I/O2I/O3I/O

14、411-2譯碼器A10將2114擴展為2K4位的RAM12.3 可編程邏輯器件PLD)PLD是ASIC的一個重要分支。PLD包括PLA、PAL、GAL和EPLD、FPGA等。PLD具有集成度高，速度快，嚴密性好，可反復編程等特點。輸入輸出輸入電路與陣列或陣列輸出電路PLD根本構造框圖 互補輸入項與項或項反響項 根據與、或陣列的可編程性，PLD分為三種根本構造。1與陣列固定，或陣列可編程型構造PROM屬于這種構造。2與、或陣列均可編程型構造PLA(Programmable Logic Array)屬于這種構造。特點：與陣列規模大，速度較低。特點：速度快，設計邏輯函數可采用最簡構造，芯片內部資源利

15、用率高。但編程難度大，缺乏質高價廉的開發工具。3或陣列固定，與陣列可編程型構造PAL(Programmable Array Logic)屬于這種構造。該構造稱為PAL構造。特點：速度快，費用低，易于編程。當前許多PLD器件都 采用這種構造。12.3.1 可編程陣列邏輯(PAL)PAL的根本構造111&11A0A1A2F1F0實踐產品中,構成輸出的乘積項可達8個.1. PLA的輸出構造PAL的與陣列構造類同.但輸出構造有多種:1) 組合輸出型(這種構造適用于實現組合邏輯電路) 公用輸出構造O&11輸入項I共有三種方式:高輸出有效;低輸出有效;互補輸出.本例為低輸出有效 可編程I/O構造I/O&1

16、1輸入項IEN112) 存放器輸出型存放器輸出型構造,內含觸發器,順應于實現時序邏輯電路. 存放器輸出構造Q&11輸入項IEN111DCLOCKEN帶異或門的存放器輸出構造Q&11輸入項IEN1111D=1CLOCKEN& 算術運算反響構造A11輸入項BEN111D=1CLOCKEN&1&1111AAA+BA+BA+BA+B輸出1EN111DCLKEN&1EN111D&111IN1IN8OUT1OUT8PAL16R8063031.PAL的構造代碼組合型存放器型類型代碼HLPCXPSRXRPRSV含 義高有效輸出低有效輸出可編程輸出極性互補輸出異或門、可編程輸出極性積項共享存放器型輸出帶異或門存

17、放器型輸出帶可編程極性存放器型帶積項共享存放器型通用型實 例PAL10H8PAL10L8PAL16P8PAL16C1AmPAL22XP10PAL20S10PAL16R8PAL16X4PAL16RP8PAL20RS10AmPAL22V10用PAL實現22乘法器輸入A1A0和B1B0分別為兩位二進制數，輸出為結果F3F2F1F0的反碼。邏輯方程為：F3=A1+A0+B1+B0F2=A1+B1+A0B0F2=A0+B0F1=A1A0+B1B0+A1B1+A0B0+A1A0B1B0設計采用PAL16L82.PAL運用舉例1EN111&1A1F1PAL16L800311A01B11B0F1=A1A0+B

18、1B0+A1B1 +A0B0+A1A0B1B0以實現F1為例.3.PAL器件的性能特點 邏輯功能由用戶定義，用可編程方法替代常規 設計方法； 編程容易，開發簡單，簡化了系統設計和布線 過程；器件密度大，可替代多片中小規模規范數字集成電路，比用常規器件節省空間；器件傳輸延遲小，任務頻率高，有利于提高系統的任務速度； 具有可編程的三態輸出，管腳配置靈敏，輸入輸出管腳數量可變；具有加密功能，有利于系統嚴密；采用多種工藝制造，可滿足不同系統不同場所的各種需求。12.3.2 通用陣列邏輯(GAL)GAL器件承繼了PAL、PROM等器件的優點，抑制了原有PAL器件的缺乏,是現代數字系統設計的理想器件.1. GAL根本構造GAL根本構造和PAL大致類似,只是在輸出構造上作了重要改良.OLMCEN1111&1&1112919GAL16V8063031OLMCEN112OE(12)(19)11.OLMC構造10S1=1 PTMUX&13210S1S1XOR(n)AC0AC1(n)3210S1S0Vcc TSMUX FMUX10