SemiconductorPhysics2023/11/211§1金屬半導體接觸（1）金屬半導體接觸的形成（2）金屬和半導體的功函數（3）金屬半導體接觸類型（4）熱平衡情形下金半接觸的能帶關系（5）實際金半接觸中表面態的影響（6）肖特基勢壘接觸的應用

SemiconductorPhysics2023/11/212（1）金屬半導體接觸的形成金屬半導體接觸（M/S

Contact）結構通常是通過在干凈的半導體表面淀積金屬而形成。利用金屬硅化物（Silicide）技術可以優化和減小接觸電阻，有助于形成低電阻歐姆接觸。目前使用平面工藝制作面接觸。SemiconductorPhysics2023/11/213

(2)金屬和半導體的功函數功函數:W=EVAC-EF,

(

EVAC--真空中靜止電子的能量,亦記作E0)功函數給出了固體中EF處的電子逃逸到真空所需的最小能量.

圖7-1SemiconductorPhysics2023/11/214金屬功函數

ZSemiconductorPhysics2023/11/215關于功函數的幾點說明:①對金屬而言,功函數Wm可看作是固定的.功函數Wm標志了電子在金屬中被束縛的程度.

對半導體而言,功函數與摻雜有關②功函數與表面有關.③功函數是一個統計物理量SemiconductorPhysics2023/11/216對半導體,電子親和能χ是固定的,功函數與摻雜有關。半導體功函數與雜質濃度的關系(表7-1)圖7-3?

n型半導體:WS=χ+(EC-EF)?p型半導體:WS=χ+[Eg-(EF-EV)]SemiconductorPhysics2023/11/217

(3)金屬半導體的接觸類型金屬半導體接觸分為具有整流作用的肖特基結和非整流作用的歐姆結。

肖特基結：又稱為肖特基勢壘接觸。1938年，肖特基提出，半導體內穩定的空間電荷形成的勢壘可能有整流作用。由此產生的勢壘模型就是所謂肖特基勢壘。金屬半導體形成的具有整流效應的結稱為肖特基結。歐姆結：又稱為歐姆接觸。金屬半導體接觸也可能是非整流性的,即不管所加電壓極性如何，接觸電阻均可忽略，這種金屬半導體接觸稱為歐姆接觸。為實現電子系統中的相互連接，所有半導體器件和集成電路都必須有歐姆接觸。SemiconductorPhysics2023/11/218（4）熱平衡情形下M/S接觸的能帶關系假設金屬與半導體功函數差為：Wms，且一般情況下不為0。當金屬和半導體形成接觸時，如果二者的功函數不同（費米能級不等），則會發生載流子濃度和電勢的再分布，形成肖特基勢壘。通常會出現電子從功函數小（費米能級高）的材料流向功函數大的材料，直到兩材料體內各點的費米能級相同（即Ef＝常數）為止。半導體體內載流子的再分布會形成載流子耗盡或積累，并在耗盡區或積累區發生能帶彎曲，而在金屬體內的載流子濃度和能帶基本沒有變化。SemiconductorPhysics2023/11/219★金屬和半導體接觸電勢差

一種典型情況:

討論M/n型半導體,Wm>Ws(阻擋層）①接觸電勢差--為了補償兩者功函數之差,金屬與半導體之間產生電勢差:

Vms=(Ws–Wm)/e

?當Wm>Ws,

Vms<0(金屬一邊低電勢)

（反阻擋層）?通常,可認為接觸電勢差全部降落于空間電荷區.SemiconductorPhysics2023/11/2110SemiconductorPhysics2023/11/2111②半導體一邊的勢壘高度:

VD

=∣Vms∣③表面勢—半導體表面相對于體內的電勢

Vs=Vms④金屬一邊的勢壘高度(肖特基勢壘--SB):

eΦSB

=eΦns=

Wm–χ

?常常選擇ΦSB為描述金屬/半導體接觸勢壘的基本物理量(ΦSB幾乎與外加電壓無關)SemiconductorPhysics2023/11/2112能帶電荷分布電場分布SemiconductorPhysics2023/11/2113M/S接觸的電勢分布和Poisson方程SemiconductorPhysics2023/11/2114SemiconductorPhysics2023/11/2115★金屬/半導體接觸的幾種情況對M/n型半導體:

?

Wm>Ws能帶上彎--電子勢壘

空間電荷—電離施主

?

Wm<Ws能帶下彎--電子勢阱空間電荷—電子積累勢壘—阻擋層,勢阱—反阻擋層SemiconductorPhysics2023/11/2116Wm>Ws電子勢壘Wm<Ws電子勢阱SemiconductorPhysics2023/11/2117對M/p型半導體:

?Wm>Ws能帶上彎--空穴勢阱空間電荷—空穴積累

?

Wm<Ws能帶下彎--空穴勢壘空間電荷—電離受主SemiconductorPhysics2023/11/2118Wm<Ws空穴勢壘Wm>Ws空穴勢阱SemiconductorPhysics2023/11/2119當金屬與半導體形成緊密接觸時，在熱平衡下兩種材料的費米能級必須相等。此外，真空能級必須是連續的。對于這種理想的情況，勢壘高度qфBn就是金屬功函數和半導體電子親和能之差。對于理想的金屬分別與N型、P型半導體接觸，其勢壘高度為：金屬半導體接觸的勢壘高度對給定的半導體，任何金屬在n型襯底和p型襯底上的勢壘高度之和總等于Eg。SemiconductorPhysics2023/11/2120實際測量的M/S肖特基勢壘參數與理論結果不一致，為了解釋實驗結果，人們探討了各種可能影響和調整肖特基勢壘的因素，建立相應的理論。這些因素包括：鏡像力和表面態M/S中的鏡像力和鏡像力引起的勢壘降低如果金屬和半導體功函數不同，則在形成M/S接觸達到熱平衡時，會發生載流子的再分布，并在半導體表面區域產生凈電荷。這種凈電荷會在金屬中感應形成鏡像電荷，二者形成鏡像力，這種鏡像力的作用勢會引起肖特基勢壘高度的降低。這種由鏡像力引起的肖特基勢壘降低的值約在10~20mV范圍。★鏡像力對接觸勢壘的影響SemiconductorPhysics2023/11/2121（5）實際金半接觸中表面態的影響理論上,金屬一邊的勢壘高度

eΦSB

=eΦns=

Wm–χ實際上,ΦSB常常與金屬的種類關系不太大,而主要取決于表面態(界面態)的影響:

半導體表面處,禁帶中存在表面態.半導體與其表面態通過交換電子,達到相互平衡

(由于表面態的存在,)半導體表面產生空間電荷區,能帶彎曲.

SemiconductorPhysics2023/11/2122以M/n型半導體為例,且Wm>Ws.①

單獨考慮表面態:表面態在能隙中形成一個能帶.?設表面態的電中性能級距價帶頂為eΦ0由表面態的帶電狀態,表面態可分為:?施主型表面態—被電子占據時,呈電中性,失去電子后,呈正電性.?受主型表面態—空態時,呈電中性,得到電子后,呈負電性.SemiconductorPhysics2023/11/2123對大多數半導體,表面態電中性能級距價帶頂大約有eΦ0=?Eg?對p型半導體,本征表面態常為施主型?對n型半導體,本征表面態常為受主型SemiconductorPhysics2023/11/2124②半導體與其表面態通過交換電子,達到相互平衡,具有統一的EF.當表面態的密度很大,EF被表面態釘扎(釘扎于表面態電中性能級).

?對n型半導體:eVD=Eg–eΦ0–(Ec–EF)n

?對p型半導體:eVD=eΦ0–(EF

–EV)pSemiconductorPhysics2023/11/2125③考慮金屬/半導體:

當帶有表面態的半導體與金屬接觸,要考慮這三者之間的電子交換.

平衡時,金屬,表面態和半導體具有統一的EF.SemiconductorPhysics2023/11/2126對金屬/半導體接觸勢壘的小結:

仍以M/n-S,勢壘接觸(Wm>Ws)為例:

eΦSB

=eVD+(Ec–EF)n

?當不考慮表面態:eΦSB

=

Wm–χ

?當表面態的密度很高:

eΦSB

=Eg–

eΦ0--肖特基勢壘高度與金屬的Wm無關.

SemiconductorPhysics2023/11/2127?一般情況下,可介于二者之間,則有:eΦSB

=(1-S)(Eg–

eΦ0)+S(

Wm–χ)?S稱為界面行為因子(與半導體材料有關,與制造工藝有關)

?

當表面態密度很小,S

1

?

當表面態密度很大,S

0SemiconductorPhysics2023/11/2128（6）金屬半導體肖特基勢壘接觸的應用M/S接觸為金屬（M）與半導體（S）接觸形成的基本結構，通常形成肖特基勢壘(ShottkyBarrier)，稱為肖特基接觸。影響肖特基勢壘的因素有：金屬和半導體的功函數、金屬感應的鏡像電荷產生的鏡像勢、界面的陷阱態能級及其密度等。由此形成的結稱為肖特基二極管，可作為整流結（肖特基勢壘）器件使用。在特定的條件下M/S接觸也可形成歐姆型接觸。歐姆接觸，可為半導體器件之間的連接提供的低阻互連。SemiconductorPhysics2023/11/2129金半肖特基勢壘接觸的CV特性應用金屬與n型半導體接觸，金屬一側有負表面電荷，半導體一側存在等量的但極性相反的正空間電荷。這種電荷分布和具有同樣電場分布的P+-N結完全相同，由此得到半導體表面耗盡層寬度為：金屬相對n型半導體加正電壓（正向偏置）時，上式中外加電壓V取正值；金屬相對n型半導體加負電壓即反向偏置時，外加電壓V取負值。SemiconductorPhysics2023/11/2130半導體內單位面積的空間電荷QSC（C/cm2）和單位面積耗盡層電容C（F/cm2）可表示為：即通過測量金半接觸的C－V曲線，即可得到雜質分布或者SemiconductorPhysics2023/11/2131§2肖特基勢壘二極管SemiconductorPhysics2023/11/2132★I-V特性的定性圖象①定性圖象--阻擋層的整流作用:(仍討論M/n-S

形成電子勢壘)

M/S接觸是多子器件.對M/n-S

形成的電子勢壘,其輸運特性主要由電子決定.

?正向偏置,半導體一側電子勢壘降低,可形成較大的正向電流.

?反向偏置,半導體一側電子勢壘升高,反向電流很小.當反向偏置加大,反向電流可趨于飽和.SemiconductorPhysics2023/11/2133圖7-10SemiconductorPhysics2023/11/21341938年，W.Schottky提出了基于整流二極管的理論，稱為肖特基二極管理論。這一理論以金屬和半導體功函數差為基礎。要定量討論I-V特性,必須討論電子是怎樣越過勢壘的.兩種近似模型:?擴散理論—勢壘區較厚,制約正向電流的主要是電子在空間電荷區的擴散過程?熱電子發射理論—載流子的遷移率較高,電子能否通過勢壘區,主要受制于勢壘高度.SemiconductorPhysics2023/11/2135SemiconductorPhysics2023/11/2136②熱電子發射理論的結果

?其中?有效里查孫常數

(書上,表7-4)SemiconductorPhysics2023/11/2137n為理想因子，I0為與不依賴電壓的部分，非理想效應用n的取值來反映，n通常取1.0-1.21）其中I0

通過外推得到。2）可以從以前的式子得到勢壘高度，在分析中勢壘降低必須考慮。3）n從曲線斜率得到。SemiconductorPhysics2023/11/2138★肖特基勢壘二極管(SBD)p-n結二極管肖特基勢壘二極管SemiconductorPhysics2023/11/2139?肖特基勢壘二極管是多子器件,有優良的高頻特性.

一般情況下,不必考慮少子的注入和復合.?肖特基勢壘二極管有較低的正向導通電壓.

但反向擊穿電壓較低,反向漏電較高.?肖特基勢壘二極管具有制備上的優勢.

另外，SBD在正常工作條件下，比如小注入時少子電流比多子電流小幾個數量級以上。但在某些情況下，少子的影響也是顯著的，不能完全忽略，比如在大電流條件下，少子注入比隨電流密度增加而增大。SemiconductorPhysics2023/11/2140§3歐姆接觸歐姆接觸是金屬-半導體接觸的另一個重要應用—作為器件引線的電極接觸(非整流接觸).歐姆接觸的要求:接觸電阻應小到與半導體的體電阻相比可以忽略(不影響器件的電學特性).歐姆接觸的實現:主要方法是對接觸處的半導體高摻雜,利用隧道效應,得到很小的接觸電阻SemiconductorPhysics2023/11/2141定義接觸電阻與半導體的體電阻或串聯電阻相比可以略去不計的金屬半導體接觸為歐姆接觸。作為器件引線，一個滿意的歐姆接觸不應顯著降低器件性能。即，需要通過的電流在歐姆結上產生的電壓降要遠小于在器件有源區產生的電壓降。表示歐姆接觸性質的參量是比接觸電阻（接觸電阻率，又稱特征電阻），其定義為對于低摻雜濃度的金屬半導體接觸，為了有小的接觸電阻ρC，需要用低勢壘高度的金半接觸。

SemiconductorPhysics2023/11/2142對于高摻雜濃度半導體與金屬的接觸，勢壘寬度變得很窄，隧道電流可能起支配作用，隧道電流與穿透幾率成正比：SemiconductorPhysics2023/11/2143SemiconductorPhysics2023/11/2144SemiconductorPhysics2023/11/2145SemiconductorPhysics2023/11/2146SemiconductorPhysics2023/11/2147因此，為獲得小的接觸電阻ρC，需要用高摻雜濃度或低勢壘高度的接觸，或二者都用。①摻雜在1019cm-3以上時，金半接觸的隧道效應顯著，為場發射情況。ρC主要受隧道效應支配，且隨雜質濃度的增加迅速下降。②摻雜在1014～1017cm-3時，溫度在室溫以上時，金半接觸的電流以熱電子發射為主，ρC基本上與摻雜無關。③摻雜在1017～1018cm-3時，既有熱電子發射電流又有隧道效應引起的場發射電流，稱為熱電子場發射情況。半導體重摻雜能與許多金屬形成接近理想的歐姆接觸，而輕摻雜與金屬形成歐姆接觸時必須選擇勢壘高度很低的金屬或合金才行。SemiconductorPhysics2023/11/2148§4理想MOS結構

(1)

理想MOS結構的定義

(2)

理想MOS結構的能帶圖

(3)理想MOS結構的各種狀態

(4)各種狀態下的電勢和電荷分布（5）半導體表面電場效應SemiconductorPhysics2023/11/2149（1）理想MOS結構金屬-氧化物(SiO2)-半導體(Si)（MOS）結構是主流半導體器件CMOS的重要組成部分，典型的結構如Al/SiO2/p-Si，其基本的能帶結構參數如下圖所示。SemiconductorPhysics2023/11/2150SemiconductorPhysics2023/11/2151理想MOS結構的定義首先討論p-Si作為襯底的理想的MOS結構。所謂理想的MOS結構滿足如下一些條件：金屬與半導體的功函數相同，即：φM

=φS?Vms=0氧化層是理想的絕緣體，即電阻率無窮大，沒有體電荷和缺陷態存在；?

Qox=0氧化層與半導體Si界面是理想的界面，即沒有界面電荷和界面態存在；金屬與氧化層界面是理想的界面，沒有界面缺陷存在。?

Qss=0SemiconductorPhysics2023/11/2152（2）理想MOS結構的能帶圖熱平衡情形能帶結構：1）三種材料接觸構成MOS結構，在熱平衡情況下Ef=常數，正如schottky接觸或P-N結二極管。2）通過SiO2的電流為0，因此，MOS結構由靠自身結構首先由非平衡達到平衡的過程將非常漫長，或者需要通過輔助的導電路徑，實現熱平衡。理想MOS的平衡能帶圖對于MOS結構，重要的是了解不同偏置電壓下的能帶結構和電荷分布情形SemiconductorPhysics2023/11/2153SemiconductorPhysics2023/11/2154（3）理想MOS結構的各種狀態在理想的情形，由于在Si中沒有凈的電流存在，因此，在各種柵壓條件下，Si內費米能級將保持平直，這意味著在各種柵壓下，半導體都可作為熱平衡狀態處理。通常將Si表面電勢相對于Si體內電勢的變化稱為表面勢。在各種柵壓條件下，MOS結構的能帶將會出現：積累、平帶、耗盡、反型等幾種情形。需要了解不同柵壓下，表面勢、電荷分布的變化情況。SemiconductorPhysics2023/11/2155（4）理想MOS結構各種狀態下的電荷和電勢分布平帶情形：表面勢為0的情形。積累情形：Si表面產生多子積累的情形，對P-Si來說，是空穴積累的情形，Si表面的價帶將更靠近費米能級，發生能帶向上彎曲的現象。耗盡情形：半導體表面發生多子耗盡的情形。對P-Si，發生空穴耗盡，能帶向下彎曲，表面勢為正值。反型情形：半導體表面發生少子濃度超過多子濃度的情形，故稱為反型。此時，能帶向下彎曲，并在表面處，費米能級低于本征費米能級。這種表面出現少子濃度高于多子濃度的現象是在外加場作用下發生的，稱為場效應反型現象。SemiconductorPhysics2023/11/2156積累和耗盡情形（1）在硅中費米能級依然是常數。（2）空穴積累時，空穴濃度在硅表面處比體中大，硅表面處EV

和EF比較接近，能帶向上彎曲。積累的表面空穴分布在硅表面很窄的德拜長度內，可近似看成薄層電荷，這一情形和平行板電容相似。（3）耗盡時，Si表面出現載流子耗盡，表面電荷表現為耗盡電荷。耗盡層隨柵壓的增加而變寬（以增加耗盡電荷量）。SemiconductorPhysics2023/11/2157反型時情形達到反型后，隨柵壓增加，在半導體表面區域的電荷將包括耗盡電荷和反型的載流子電荷兩部分；而且隨柵壓的增加將只有很小的電勢降在半導體上，因為半導體表面很小的電勢增量將使電子濃度增加很多SemiconductorPhysics2023/11/2158SemiconductorPhysics2023/11/2159（5）半導體表面電場效應空間電荷區:半導體中呈現非電中性(出現靜電荷)的區域表面空間電荷區起因:屏蔽外界影響產生的電場

[外電場;表面態;表面原子吸附或薄層覆蓋;界面]特點:表面空間電荷區中存在電場,能帶發生彎曲.表面勢VS—半導體表面相對于體內的電勢值

SemiconductorPhysics2023/11/2160定性圖象:

設半導體表面有外電場

i(以指向半導體表面為正).半導體

i

>0(VS>0)

i

<0(VS<0)n型電子積累

表面耗盡,

表面反型

p型表面耗盡,空穴積累表面反型SemiconductorPhysics2023/11/2161p型

i

>0(VS>0)

SemiconductorPhysics2023/11/2162對表面空間電荷區的一般討論:

解泊松方程(空間電荷區中電勢滿足的方程)

其中SemiconductorPhysics2023/11/2163求解方程,可得到表面空間電荷層的基本參數:

?表面電場強度Es(Vs)

?表面空間電荷面密度Qsc(Vs)

?單位面積的空間電荷層電容Csc(Vs)

應用C-V特性研究表面空間電荷層SemiconductorPhysics2023/11/2164我們將直接討論各種典型情況下的空間電荷區,給出半定量或定性的結果:?當外加電場

i變化(外加電壓變化),表面勢VS(表面空間電荷層)隨之變化?討論表面空間電荷面密度QSC和空間電荷層電容(單位面積)CSC隨表面勢VS的變化SemiconductorPhysics2023/11/2165以p型半導體表面為例①表面積累(多數載流子堆積狀態):

?當

i

<0

,表面空穴積累,QSC>0

能帶上彎,VS<0

?空穴積累于靠近表面的薄層,且隨表面勢數值的增加而迅速增加.

?CSC很大SemiconductorPhysics2023/11/2166①②SemiconductorPhysics2023/11/2167②表面耗盡:

?

i>0

,VS>0

,能帶下彎,QSC<0

?

當0<VS<2VB,可應用耗盡層近似其中,eVB=(Ei-EF)p

?此時,-ρ(x)=eNA,泊松方程為:SemiconductorPhysics2023/11/2168?解泊松方程,得到:SemiconductorPhysics2023/11/2169③表面反型(強反型):?當VS=2VB

耗盡層寬度達到最大

?

i

繼續增加,VS

>2VB,表面nS>pB

?

CSC很大

SemiconductorPhysics2023/11/2170③SemiconductorPhysics2023/11/2171圖8-7SemiconductorPhysics2023/11/2172一維電子勢阱中的2DEG

?當VS

>2VB,半導體表面出現反型層(MOS器件中稱為溝道),即電子勢阱?當勢阱寬度足夠窄,勢阱中的電子即稱為一維電子勢阱中的2DEG:

勢阱中的電子在平行于界面(勢阱壁)方向的運動,可視作二維準自由電子的運動;在垂直于界面(勢阱壁)方向的運動,必須考慮量子效應--能量量子化.SemiconductorPhysics2023/11/2173①②③SemiconductorPhysics2023/11/2174圖8-6①②③SemiconductorPhysics2023/11/2175④表面平帶狀態:

?

VS

=0,QSC

=0,但CSC≠0

?泊松方程:

?方程的解為:SemiconductorPhysics2023/11/2176

?平帶電容

?德拜長度SemiconductorPhysics2023/11/2177對半導體表面空間電荷區電容的小結:?表面積累,CSC很大?表面耗盡?表面反型,CSC很大?表面平帶SemiconductorPhysics2023/11/2178§6MOS結構的C-V特性

(1)

MOS結構的微分電容

(2)

理想MOS結構的低頻C-V特性

(3)理想MOS結構的高頻C-V特性

(4)實際MOS結構及其C-V特性SemiconductorPhysics2023/11/2179

★MOS結構的微分電容

?柵壓--VG=VOX+VS,

?當不考慮表面態電荷,半導體的總電荷面密度--QS

=QSC=-QG

?MOS結構的微分電容

C

dQG/dVG

SemiconductorPhysics2023/11/2180

定義:?氧化層電容—COXdQG/dVOX=εox

ε0

/dox

?空間電荷區電容—

CSC

-dQSC/dVS,

則有:等效電路模型表征MOS結構中能夠存儲電荷的因素包括柵氧化層和Si半導體層，其中，Si層的電荷存儲能力與表面勢相關SemiconductorPhysics2023/11/2181SemiconductorPhysics2023/11/2182SemiconductorPhysics2023/11/21832、平帶情形 在平帶電壓（VFB）情形下，Si表面將沒有電荷存在，但是由于我們所討論的電容為小信號交變電容。因此，在平帶情形下，施加很小的交變電壓，仍會在Si表面德拜長度范圍內感應電荷的產生。將平帶情形對應的MOS電容稱為平帶電容。由于在平帶情形下，交變電壓感應的電荷不會恰好在氧化層下表面產生，而是發生在距氧化層下Si表面德拜長度內，因此平帶情形的Si電容與Si中感應電荷分布的德拜長度有關。SemiconductorPhysics2023/11/2184SemiconductorPhysics2023/11/2185SemiconductorPhysics2023/11/2186SemiconductorPhysics2023/11/2187SemiconductorPhysics2023/11/2188SemiconductorPhysics2023/11/2189★低頻（準靜態）C-V特性總結一下低頻情形下的電容隨柵壓變化特征，其中不考慮隨柵壓變化頻率對Si中感應的載流子的產生和復合的影響（準靜態情形）。①VG<0,VS<0,表面積累

CSC很大,(C/Cox)→1,MOS結構的電容呈現為Cox。SemiconductorPhysics2023/11/2190②VG=0,VS=0表面平帶

在平帶電壓（VFB）處不存在電荷，但是施加很小的電壓，就會在德拜長度范圍內產生電荷。換句話說，平均電荷不會恰好在氧化層下表面產生，而是在離氧化層下表面德拜長度內。因此在VFB處的電容為氧化層電容Cox和Si電容Cs的串聯電容。SemiconductorPhysics2023/11/2191③VG>0,0<VS<2VB表面耗盡SemiconductorPhysics2023/11/2192④

VG>VT,VS>2VB,表面強反型,CSC很大,(C/Cox)→1閾值電壓(開啟電壓)[半導體表面剛達到強反型時所加的柵壓]VT

=VOX+VS=-(Qdm

/COX)+2VB

Qdm

=-eNA

dm

一旦反型層（Inversion）形成，電容開始增加，Si電容逐漸開始轉變為主要由反型層電荷隨表面勢的變化決定。SemiconductorPhysics2023/11/2193①②③MOS結構的C-V特性曲線圖SemiconductorPhysics2023/11/2194圖8-11SemiconductorPhysics2023/11/2195⑤摻雜,氧化層厚度對C-V曲線的影響:

摻雜越大,or/and氧化層厚度dox越大

?CFB/COX越大

?VT越大—極值右移

?CdM越大—極值上移SemiconductorPhysics2023/11/2196★高頻C-V特性?表面積累,表面耗盡,高低頻特性一樣?

VG>VT,VS>2VB,表面強反型,

高頻時,反型層中電子的增減跟不上頻率的變化,空間電荷區電容呈現的是耗盡層電容最小值?MOS結構的電容也呈現最小值不再隨偏壓VG呈現顯著變化

SemiconductorPhysics2023/11/2197反型層電荷主要由少數載流子決定，在低頻時，它隨電場的變化而變化，反型電容起重要作用。當頻率高于某一頻率值時，反型層電荷（少子電荷）將不能交變信號，即少子的產生復合的速度跟隨不上電場頻率的變化，于是反型層電荷將不隨交變電場變化，這意味著與反型層電荷相關的交變電容為0。假設少子的響應時間由少數載流子產生－復合電流決定。在響應時間內，要能夠產生足夠的少子補償耗盡層電荷的作用。SemiconductorPhysics2023/11/2198則響應時間為：該值的典型值為：0.1~10秒。因此，當交變電壓信號的頻率高于100Hz時，反型層電荷將跟不上柵壓的變化，只有耗盡電荷（多子行為）能夠跟隨電壓信號的變化而變化，于是，Si電容只由耗盡層電容決定，由此確定的最小電容值發生在發生強反型的最大耗盡層厚度情形，表達式為：SemiconductorPhysics2023/11/2199圖8-12SemiconductorPhysics2023/11/21100③③SemiconductorPhysics2023/11/21101★深耗盡狀態當偏壓VG的變化十分迅速,且其正向幅度大于VT,則:

即使表面勢VS>2VB,反型層也來不及建立,耗盡層寬度隨偏壓幅度的增大而增大--深耗盡狀態當表面處于深耗盡--隨VG增加,d增加(>dM),MOS結構的電容不再呈現為最小值.Semic