第一章

數字系統硬件設計概述

自計算機誕生以來，數字系統設計歷來存在兩個分枝，即系統硬件設計和系統軟件設計。同樣，設計人員也因工作性質不同，被分成兩群：硬件設計人員和軟件設計人員。他們各自從事各自的工作，很少涉足對方的領域。特別是軟件設計人員更是如此。但是，隨著計算機技術的發展和硬件描述語言HDL的出現，這種界線已經被打破。數字系統的硬件構成及其行為完全可以用HDL語言來描述和仿真。這樣，軟件設計人員也同樣可以借助HDL語言，設計出符合要求的硬件系統。不僅如此，利用HDL語言來設計系統硬件與利用傳統方法設計系統硬件相比，還帶來了許多突出的優點。它是硬件設計領域的一次變革，對系統的硬件設計將產生巨大的影響。在本章將詳細介紹這種硬件設計方法的變化。電子系統所謂電子系統，通常是指由若干相互聯接、相互作用的基本電路組成的具有特定功能的電路整體。電子系統有大有小、大到航天飛機的測控系統、小到出租車計價器，它們都是電子系統。可以概括地講，凡是可以完成一個特定功能的完整的電子裝置都可稱為電子系統。電子系統組成從組成來看，一個電子系統一般包括模擬系統——傳感、高低頻放大、模／數、數／模變換以及執行機構等；數字系統——信息處理、決策、控制。但是，對于軟硬結合的電子系統而言，它的信息處理、決策與控制部分大部分可內含有CPU的微處理機(如單片機)的電子系統來實現。所以從組成來講，一般可以把電子系統看成由兩大部分組成：模擬子系統和數字子系統。數字系統是對數字信息進行存儲、傳輸、處理的電子系統一般由若干數字電路和邏輯功能部件組成，并由一個控制部件統一指揮。邏輯部件擔負系統的局部任務，完成子系統的功能。數字系統可以是一個獨立的實用裝置，如數字表、數字計算機等；也可以是一個具有特定性能的邏輯部件，如計算機中的內存板，數字表中的主控板等。不論它們的復雜程度如何，規模大小怎樣，其實質而言仍是數字邏輯問題。實際上是對數字量的存儲、傳輸和處理的過程。數字系統vs模擬系統數字系統與模擬系統相比，具有如下特點。①穩定性。數字系統所加工處理的信息是離散的數字量，對用來構成系統的電子元器件要求不高，即能以較低的硬件實現較高的性能。②精確性。數字系統中可用增加數據位數或長度來達到數據處理和傳輸的精確度。③可靠性。數字系統中可采用檢錯、糾錯和編碼等信息冗余技術，以及多機并行工作等硬件冗余技術來提高系統的可靠性。④模塊化。把系統分成不同功能模塊，由相應的功能部件來實現，從而使系統的設計、試制、生產、調試和維護都十分方便。基本數字系統結構1.1傳統的系統硬件設計方法

在計算機輔助電子系統設計出現以前，人們一直采用傳統的硬件電路設計方法來設計系統的硬件。這種硬件設計方法主要有以下幾個主要特征。?采用自下至上（BottomUP）的設計方法?采用通用的邏輯元、器件?

在系統硬件設計的后期進行仿真和調試?主要設計文件是電原理圖自下至上的硬件電路設計方法的主要步驟1、根據系統對硬件的要求，詳細編制技術規格書，并畫出系統控制流圖；2、根據技術規格書和系統控制流圖，對系統的功能進行細化，合理地劃分功能模塊，并畫出系統的功能框圖；3、進行各功能模塊的細化和電路設計；4、各功能模塊電路設計、調試完成后，將各功能模塊的硬件電路連接起來再進行系統的調試，最后完成整個系統的硬件設計。

從上述設計過程我們可以看到，系統硬件的設計是從選擇具體元、器件開始的，并用這些元、器件進行邏輯電路設計，完成系統各獨立功能模塊設計，然后再將各功能模塊連接起來，完成整個系統的硬件設計。上述過程從最底層開始設計，直至到最高層設計完畢，故將這種設計方法稱為自下至上的設計方法。用自下至上的設計方法設計一個三人表決器第一步，選擇邏輯元、器件。我們選擇與非門。第二步，進行電路設計。列真值表畫卡諾圖化簡并寫出邏輯函數表達式畫邏輯電路圖組合邏輯電路設計方法（補充）設計步驟：（1）建立描述邏輯問題的真值表①分析題目所給的條件②找出問題的條件與目的及因果關系③確定輸入、輸出變量④列出真值表（2）由真值表寫出邏輯函數表達式；(如：用最小項積之和的形式）（3）對輸出邏輯函數進行化簡（4）畫出邏輯電路圖

課本的例子設計一個六進制計數器畫出狀態轉換圖系統分析畫出狀態轉換表，發現Q2當前的輸出是Q1前一個狀態的輸出，而Q1當前的輸出就是Q0前一個狀態的輸出。Q2當前的輸出是Q1前一個狀態的輸出，而Q1當前的輸出就是Q0前一個狀態的輸出。這樣，Q2和Q1采用D觸發器。選定觸發器類型Q0的輸出關系復雜一些，就必須選用JK觸發器，并且利用Q1、Q2的輸出作為約束條件，經組合邏輯電路作為Q0的J

、K輸入。（選擇JK觸發器的理由：JK觸發器具有置0、置1、保持和翻轉功能，在各類集成觸發器中，JK觸發器的功能最為齊全。實際應用中，具有很強的通用性）狀態方程JK觸發器設計1010000000

11狀態方程驅動方程JK觸發器真值表驅動方程原理圖畫出狀態轉換圖填寫狀態轉換真值表次態卡諾圖選定觸發器類型求出輸出方程、狀態方程和驅動方程畫電路圖

時序邏輯電路設計步驟（補充）1.2利用硬件描述語（HDL）的硬件電路設計方法

代表性的硬件電路描述語言：VHDL語言，VerilogHDL語言。

硬件描述語言：就是可以描述硬件電路的功能，信號連接關系及定時關系的語言。它能比電原理圖更有效地表示硬件電路的特性。硬件描述語言HDL，是一種用形式化方法描述數字電路和系統的語言。利用這種語言，數字電路系統的設計可以從上層到下層逐層描述自己的設計思想，用一系列分層次的模塊來表示極其復雜的數字系統。然后，利用EDA工具，逐層進行仿真驗證，再把其中需要變為實際電路的模塊組合，經過自動綜合工具轉換到門級電路網表。接下去，再用專用集成電路ASIC或可編程邏輯器件自動布局布線工具，把網表轉換為要實現的具體電路布線結構。VHDL1980年美國國防部開始開發1987IEEE標準化IEEE-1076-19871993修訂IEEE-1076-1993提供從門級到系統級的硬件建模VHSIC

HardwareDescriptionLanguageVeryHighSpeedIntegratedCircuitVHDL語言程序的五個組成部分庫說明包集合說明實體說明構造體描述配置語句庫存放已編譯的實體、構造體、包集合、和配置。相當于書庫。包集合存放各設計模塊能共享的數據類型、常數和子程序。相當于書架。實體用于說明所設計的系統的外部接口信號。構造體用于描述系統內部的結構和行為。配置用于從庫中選取所需單元來組成系統設計的不同版本。基本單元LIBRARY庫名；USE庫名.包集合名.項目名;ENTITY

實體名

IS

[類屬參數說明]；

[端口說明]；END

ENTITY實體名；ARCHITECTURE

構造體名

OF實體名

IS

[定義語句]內部信號，常數，數據類型，函數等的定義；BEGIN

[處理語句]；END

ARCHITECTURE構造體名；VHDL語言程序書寫基本格式1.2.1電原理圖表示與VHDL語言描述的比較二選一選擇器1.2.2利用HDL語言設計系統硬件的特點?采用自上至下（TopDown）的設計方法?系統中可大量采用ASIC芯片?

采用系統早期仿真?降低了硬件電路設計難度?主要設計文件是用HDL語言編寫的源程序1.2.3采用自上至下（TopDown）的設計方法

所謂自上至下的設計方法，就是從系統總體要求出發，自上至下地逐步將設計內容細化，最后完成系統硬件的整體設計。

在利用HDL的硬件設計方法中，設計者將自上至下分成3個層次對系統硬件進行設計。第一層次：行為描述。第二層次：RTL方式描述。第三層次：邏輯綜合。行為描述(Behaviour)

行為描述，實質上就是對整個系統的數學模型的描述。對系統進行行為描述的目的是試圖在系統設計的初始階段，通過對系統行為描述的仿真來發現設計中存在的問題。在行為描述階段，并不真正考慮其實際的操作和算法用什么方法來實現。考慮更多的是系統的結構及其工作過程是否能達到系統設計規格書的要求。

下面以六進制計數器為例，說明一下如何用VHDL語言，以行為方式來描述它的工作特性。命名規則和注解的標記VHDL語句中大小寫是沒有區別的，所有語句中用大寫字母或小寫字母都可以。但有兩種情況例外，這就是用單引號括起來的字符和用雙引號括起來的字符串，這時大寫字母和小寫字母是有區別的。

在VHDL語言中所使用的名字（名稱），如信號名、實體名，構造體名、變量名等，在命名時應遵守如下規則：

1）名字的最前面應該是英文字母；

2）能使用的字符只有英文字母、數字和短下劃線“_”

；

3）不能連續使用“_”符號，在名字的最后也不能使用“_”

。

4）其注釋從兩個短劃線“--”符號開始到該項末尾（回車、換行符）結束。行為描述舉例

該段VHDL語言程序勾畫出了六進制計數器的輸入輸出引腳和內部計數過程的計數狀態變化時序和關系。這實際上是計數器工作模型的描述。當該程序仿真通過后，說明六進制計數器模型是正確的。在此基礎上再改寫該程序，使其語句表達式易于用邏輯元件來實現。這是第二層次所要做的工作。RTL(RegisterTranslation)方式描述

RTL方式描述稱為寄存器傳輸描述（又稱數據流描述）。如前所述，用行為方式描述的系統結構的程序，其抽象程度高，是很難直接映射到具體邏輯元件結構的硬件實現的。要想得到硬件的具體實現，必須將行為方式描述的VHDL語言程序改寫為RTL方式描述的VHDL語言程序。也就是說，系統采用RTL方式描述，才能導出系統的邏輯表達式，才能進行邏輯綜合。當然，這里所說的“可以”進行邏輯綜合是有條件的，它是針對某一特定的邏輯綜合工具而言的。

下面仍以六進制計數器為例，說明一下如何用VHDL語言，以RTL方式來描述它的工作特性。

在該例中，JK觸發器、D觸發器、與門和或非門都已在庫WORK.NEW.ALL中定義了，這里可以直接引用。例中的構造體直接描述了它們之間的連接關系。與行為描述比較RTL方式描述更趨于實際電路的描述。

在把行為方式描述的程序改寫為RTL方式描述的程序時，編程人員必須深入了解邏輯綜合工具的詳細說明和具體規定，這樣才能編寫出合格的RTL方式描述的程序。在完成編寫RTL方式的描述程序以后，再用仿真工具對RTL方式描述的程序進行仿真。如果通過這一步仿真，那么就可以利用邏輯綜合工具進行綜合了。邏輯綜合（LogicSynthesis)

邏輯綜合這一階段是利用邏輯綜合工具，將RTL方式描述的程序轉換成用基本邏輯元件表示的文件（門級網絡表）。由邏輯綜合工具產生門級網絡表后，在最終完成硬件設計時，還可以有兩種選擇。第一種是由自動布線程序將網絡表轉換成相應的ASIC芯片的制造工藝，做出ASIC芯片。第二種是將網絡表轉換成FPGA（現成可編程門陣列）的編程碼點，利用FPGA完成硬件電路設計。

結論：在用HDL語言設計系統硬件時，無論是設計一個局部電路，還是設計由多塊插件板組成的復雜系統，上述自上至下的3個層次（的設計步驟是必不可少的。第一層次：行為描述。第二層次：RTL方式描述。第三層次：邏輯綜合。自上至下設計系統硬件的過程規格設計行為級描述行為級仿真RTL級描述RTL級仿真邏輯綜合、優化門級仿真、定時檢查輸出門級網表

由設計過程可知，從總體行為設計開始到最終邏輯綜合，形成網絡表為止，每一步都要進行仿真檢查，這樣有利于盡早發現系統設計中存