1、2.2 定點(diǎn)加法/減法運(yùn)算計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 Slide 2 1 定點(diǎn)補(bǔ)碼加/減法運(yùn)算o 運(yùn)算方法及實(shí)現(xiàn)n 補(bǔ)碼加減法運(yùn)算公式n 溢出檢測(cè)n 補(bǔ)碼加減法邏輯實(shí)現(xiàn)o 快速加法器計(jì)算機(jī)組成原理 Slide 3 補(bǔ)碼加減法的實(shí)現(xiàn)o X + Y補(bǔ)= X補(bǔ)+ Y補(bǔ)n 兩數(shù)和的補(bǔ)碼等于兩數(shù)補(bǔ)碼之和o X Y 補(bǔ)= X補(bǔ)+ -Y補(bǔ)=X補(bǔ)- Y補(bǔ)n 兩數(shù)差的補(bǔ)碼等于兩數(shù)補(bǔ)碼之差n 減法變加法，關(guān)鍵是求-Y補(bǔ)o -Y補(bǔ)= Y補(bǔ)補(bǔ)n 對(duì) Y補(bǔ)逐位取反, 再在最低位加 1計(jì)算機(jī)組成原理 Slide 4 補(bǔ)碼加法公式證明o X + Y補(bǔ)= X補(bǔ)+ Y補(bǔ)n x0 y0 (無(wú)需證明)n x0 y0 n x0 (

2、2/3證明相同)n x0 y0 y0 x補(bǔ)=x y補(bǔ)=2+yx補(bǔ)+ y補(bǔ)=x+2+y=2+(x+y) 當(dāng)x+y0時(shí) 2+(x+y)2 進(jìn)位位舍去 x補(bǔ)+ y補(bǔ)=2+(x+y)=x+y (mod 2) =x+y補(bǔ) (mod 2)計(jì)算機(jī)組成原理 Slide 6 (4) x0 y0 x+y0 x補(bǔ)=2+x y補(bǔ)=2+y x補(bǔ)+ y補(bǔ)=2+x+2+y=2+(2+x+y) mod 2 2+(2+x+y) mod 2 =(2+x+y) =x + y補(bǔ) mod 2計(jì)算機(jī)組成原理 Slide 7 補(bǔ)碼減法公式證明X-Y補(bǔ)= X補(bǔ) - Y補(bǔ) ?X-Y補(bǔ)= X補(bǔ)+ -Y補(bǔ) (加法公式)-Y補(bǔ)=- Y補(bǔ) ?-Y補(bǔ)+

3、 Y補(bǔ)= Y+(-Y)補(bǔ)=0補(bǔ)=0故-Y補(bǔ)=- Y補(bǔ)成立 X-Y補(bǔ)= X補(bǔ)+ -Y補(bǔ)= X補(bǔ) - Y補(bǔ)計(jì)算機(jī)組成原理 Slide 8 補(bǔ)碼加法的幾種情況 正正得負(fù)，正溢出負(fù)負(fù)得正，負(fù)溢出正常結(jié)果符號(hào)位進(jìn)位舍去，正常結(jié)果計(jì)算機(jī)如何識(shí)別運(yùn)算結(jié)果是否溢出?計(jì)算機(jī)組成原理 Slide 9 單符號(hào)數(shù)溢出檢測(cè)-1 符號(hào)位進(jìn)位Cf，最高位進(jìn)位CnCf = 0，Cn = 0Cf = 1，Cn = 1Cf = 0，Cn = 1Cf = 1，Cn = 0計(jì)算機(jī)組成原理 Slide 10 nfCCV單符號(hào)數(shù)溢出檢測(cè)-2溢出信號(hào)V對(duì)應(yīng)的真值表110101011000VCnCf符號(hào)位進(jìn)位Cf，最高位進(jìn)位Cn計(jì)算機(jī)組成原

4、理 Slide 11 雙符號(hào)數(shù)溢出檢測(cè)-1 非正常符號(hào)位，溢出符號(hào)位進(jìn)位舍去，正常結(jié)果正常結(jié)果非正常符號(hào)位，溢出計(jì)算機(jī)組成原理 Slide 12 21ffV雙符號(hào)數(shù)溢出檢測(cè)-2溢出信號(hào)V對(duì)應(yīng)的真值表110101011000Vf2f1計(jì)算機(jī)組成原理 Slide 13 二進(jìn)制加法運(yùn)算 Xn-1 X2 X1 X0 Yn-1 Y2 Y1 Y0+ ?n-1 ?2 ?1 ?0o各位逐位相加，進(jìn)位從右至左傳遞o首先要考慮一位加法，然后考慮進(jìn)位鏈 1 1 0 1 0 1 1 0+ ? ? ? ?計(jì)算機(jī)組成原理 Slide 14 一位加法邏輯電路實(shí)現(xiàn)S=XYo0 1 = 1o1 0 = 1o1 1 = 0o0

5、0 = 0YXS=1XYS一個(gè)異或門(mén)即可實(shí)現(xiàn)自動(dòng)實(shí)現(xiàn)一位加法算術(shù)運(yùn)算變成邏輯電路=1異或運(yùn)算符異或運(yùn)算符計(jì)算機(jī)組成原理 Slide 16 帶進(jìn)位鏈的一位全加器輸入: 加數(shù)Xi 、Yi 低位進(jìn)位輸入Ci輸出: 和數(shù)Si ，進(jìn)位輸出Ci+1111111001110101010011000進(jìn)位Ci+10110和數(shù)Si110010100000加數(shù)Yi加數(shù)Xi低位進(jìn)位CiiiiiCYXSiiiiiiiiiiiiCYXYXCCYXYXC)()(11計(jì)算機(jī)組成原理 Slide 17 一位全加器邏輯電路實(shí)現(xiàn)iiiiiiCYXYXC)(1Ci Xi YiFASiXi YiCiCi+1一位全加器=1=1&

6、1&Ci+1SiiiiiCYXS=1異或運(yùn)算符號(hào)異或運(yùn)算符號(hào)&與運(yùn)算符號(hào)與運(yùn)算符號(hào)1或運(yùn)算符號(hào)或運(yùn)算符號(hào)計(jì)算機(jī)組成原理 Slide 18 多位加法器o N位加法器包含n個(gè)全加器o 將多個(gè)一位全加器串聯(lián)o 低位進(jìn)位輸出連接到高位進(jìn)位輸入計(jì)算機(jī)組成原理 Slide 19 單符號(hào)位補(bǔ)碼加法器電路FAn-2Sn-2Xn-2Yn-2C0FA0C1S0X0Y0FA1Cn2S1X1Y1符 號(hào) 位Cn1CnSn-1FAn-1Xn-1Yn-1行波進(jìn)位加法器溢出位V=1=1異或運(yùn)算符號(hào)異或運(yùn)算符號(hào)計(jì)算機(jī)組成原理 Slide 20 雙符號(hào)位補(bǔ)碼加法器電路FAn-2Sn-2Xn-2Yn-2C0FA0C

7、1S0X0Y0FA1Cn2S1X1Y1符 號(hào) 位Cn1CnSn-1FAn-1Xn-1Yn-1溢出位V=1=1異或運(yùn)算符號(hào)異或運(yùn)算符號(hào)計(jì)算機(jī)組成原理 Slide 21 補(bǔ)碼減法減法電路實(shí)現(xiàn)o 補(bǔ)碼減法可以轉(zhuǎn)換為加法 X補(bǔ) - Y補(bǔ)= X補(bǔ)+ -Y補(bǔ)實(shí)現(xiàn)減法的關(guān)鍵是求減數(shù)Y乘以負(fù)一-Y的補(bǔ)碼 方法：將Y補(bǔ)連同符號(hào)位一起,逐位取反末位加一 -Y補(bǔ)= Y補(bǔ)補(bǔ)o S=X補(bǔ) + Y補(bǔ) S= X補(bǔ) + -Y補(bǔ) 減法可以在加法電路基礎(chǔ)上實(shí)現(xiàn)減法可以在加法電路基礎(chǔ)上實(shí)現(xiàn)只是輸入不同只是輸入不同計(jì)算機(jī)組成原理 Slide 22 加法器的改造C0FAn-1Sn-1FAn-2FA1FA0Cn1Cn2C1Sn-2S1S

8、0CnXn-1Yn-1Xn-2Yn-2X1Y1X0Y0符 號(hào) 位溢出位V=1Input ? p 加法器 輸入Y補(bǔ)作加法， 如果輸入-Y 補(bǔ)則作減法XX補(bǔ)補(bǔ) - Y- Y補(bǔ)補(bǔ)= X= X補(bǔ)補(bǔ)+ -Y+ -Y補(bǔ)補(bǔ)計(jì)算機(jī)組成原理 Slide 23 加法器的改造.o 引入控制位 nM=0時(shí)送入加法器的是Y補(bǔ) ，做加法運(yùn)算nM=1時(shí)送入加法器的是-Y補(bǔ)，做減法運(yùn)算MYInputi-Y補(bǔ)= Y補(bǔ)補(bǔ)110101011000InputM(0加/1減)Yi將將Y補(bǔ)連同符號(hào)位補(bǔ)連同符號(hào)位一起取反末位加一一起取反末位加一計(jì)算機(jī)組成原理 Slide 24 單符號(hào)補(bǔ)碼加/減器電路實(shí)現(xiàn)MM0加M=1減C0FAn-1Sn-

9、1FAn-2FA1FA0Cn1Cn2C1Sn-2S1S0CnXn-1Yn-1Xn-2Yn-2X1Y1X0Y0符 號(hào) 位溢出位V=1=1=1=1=1減法的避免, 減少了邏輯器件 MYInputi逐位取反逐位取反末位加一末位加一=1異或運(yùn)算符號(hào)異或運(yùn)算符號(hào)計(jì)算機(jī)組成原理 Slide 25 串行加法器時(shí)間延遲n個(gè)加法器延遲FAn-2Sn-2Xn-2Yn-2C0FA0C1S0X0Y0FA1Cn2S1X1Y1符 號(hào) 位Cn1CnSn-1FAn-1Xn-1Yn-1溢出位V=1計(jì)算機(jī)組成原理 Slide 26 典型門(mén)電路的邏輯符號(hào)和時(shí)間延遲 T2T3TT被定義為相應(yīng)于被定義為相應(yīng)于單級(jí)邏輯電路的單位門(mén)延遲單

10、級(jí)邏輯電路的單位門(mén)延遲。T通常采用一個(gè)通常采用一個(gè)“與非與非”門(mén)門(mén)或一個(gè)或一個(gè)“或非或非”門(mén)門(mén)的時(shí)間延遲來(lái)作為度量單位。的時(shí)間延遲來(lái)作為度量單位。計(jì)算機(jī)組成原理 Slide 27 典型門(mén)電路的邏輯符號(hào)和時(shí)間延遲3TXNOR異或非異或非3TXOT異或異或2TOR或或2TAND與與TNOT非非TNOR或非或非TNAND與非與非時(shí)間延遲時(shí)間延遲邏輯符號(hào)（正邏輯）邏輯符號(hào)（正邏輯）門(mén)的功能門(mén)的功能門(mén)的名稱(chēng)門(mén)的名稱(chēng)接線邏輯接線邏輯(與或非與或非)AOIT+TRC計(jì)算機(jī)組成原理 Slide 28 一位全加器(FA)的時(shí)間延遲iiiiCYXSiiiiiCYXYXCi)(1Si的時(shí)間延遲為6T(每級(jí)異或門(mén)延遲

11、3T)；Ci1的時(shí)間延遲為5T。計(jì)算機(jī)組成原理 Slide 29 n位行波進(jìn)位加法器的延遲時(shí)間ta: : 9T為最低位上的兩極“異或”門(mén)加上溢出“異或”門(mén)的總時(shí)間； 2T為每級(jí)進(jìn)位鏈的延遲時(shí)間。tan2T9T(2n9)T考慮溢出檢測(cè)時(shí)，有：當(dāng)不考慮溢出檢測(cè)時(shí)，有：ta(n-1)2T9T ta為在加法器的輸入端輸入加數(shù)和被加數(shù)后,在最壞的情況下加法器輸出端得到穩(wěn)定的求和輸出所需要的最長(zhǎng)時(shí)間。 ta越小越好。計(jì)算機(jī)組成原理 Slide 30 0Bi,AiC0輸入輸入3TBi與與M異或異或FA0的的A0 B0，A0B0其他其他FA的的Ai Bi , AiBi 3T2TC1C2C32T2T3T3T3T

12、Cn-1Cn2T3TS0S1S2Sn-13T異或門(mén)溢出檢測(cè)異或門(mén)溢出檢測(cè)t ta ann2 2T T9 9T T(2(2n n9)9)T TV計(jì)算機(jī)組成原理 Slide 31 0Bi,AiC0輸入輸入3TBi與與M異或異或FA0的的A0 B0，A0B0其他其他FA的的Ai Bi , A0B0 3T2TC1C2C32T2T3T3T3TCn-1Cn2T3TS0S1S2Sn-13T異或門(mén)檢測(cè)輸出異或門(mén)檢測(cè)輸出t ta a( (n-1).n-1).2 2T T9 9T T無(wú)溢出檢測(cè)時(shí)的延遲計(jì)算無(wú)溢出檢測(cè)時(shí)的延遲計(jì)算計(jì)算機(jī)組成原理 Slide 32 快速加法器o 后一個(gè)FA等待前一個(gè)FA的進(jìn)位輸入；o

13、能否提前產(chǎn)生各位的進(jìn)位輸入？o 使得各位的加法運(yùn)算能并行并行起來(lái)起來(lái)o 即可提高多位加法器運(yùn)算速度計(jì)算機(jī)組成原理 Slide 33 并行加法器進(jìn)位鏈o Si=XiYiCi-1oCi=Ci-1(XiYi)+XiYioGi = XiYi oPi=XiYiGi 進(jìn)位生成函數(shù) GeneratePi 進(jìn)位傳遞函數(shù) PropagateoCi = Gi+PiCi-1計(jì)算機(jī)組成原理 Slide 34 并行加法器進(jìn)位鏈oCn = XnYn+(XnYn)Cn-1=Gn+PnCn-1oCn-1 = Xn-1Yn-1+(Xn-1Yn-1)Cn-2=Gn-1+Pn-1Cn-2ooC1 = X1Y1+(X1Y1)C0=G

14、1+P1C0o高位的運(yùn)算依賴(lài)于低位運(yùn)算的進(jìn)位輸入n計(jì)算不能并行o 能否提前得到當(dāng)前位的進(jìn)位輸入?計(jì)算機(jī)組成原理 Slide 35 并行加法器進(jìn)位鏈C1 = X1Y1+(X1Y1)C0=G1+P1C0C2 = X2Y2+(X2Y2) C1=G2+P2C1=G2+P2(G1+P1C0)=G2+P2G1+P2P1C0C3 = X3Y3+(X3Y3) C2=G3+P3C2=G3+P3(G2+P2G1+P2P1C0)=G3+P3G2+P3P2G1+P3P2P1C0計(jì)算機(jī)組成原理 Slide 36 并行加法器進(jìn)位鏈Cn-1 = Gn-1+Pn-1Gn-2+Pn-1Pn-2Gn-3 +Pn-1 Pn-2 P

15、1C0Cn = Gn+PnGn-1+PnPn-1Gn-2 +PnPn-1Pn-2Gn-3 +Pn-1 Pn-2 P1C0o位數(shù)越長(zhǎng)，進(jìn)位鏈電路復(fù)雜度越高o通常按照4位一組進(jìn)行分組運(yùn)算僅僅與最低位的進(jìn)位輸入有關(guān)計(jì)算機(jī)組成原理 Slide 37 Generate & Propagate c0g1p1c1c0p1g1g2p2c2C1 = G1+P1C0C2 = G2+P2G1+P2P1C0c4c0g1p1g2p2g3p3g4p4計(jì)算機(jī)組成原理 Slide 38 X1 Y1G1 P1=1&X2 Y2G2 P2=1&X3 Y3G3 P3=1&X4 Y4G4 P4=1&am

16、p;與門(mén)異或門(mén)電路Gi = XiYi Pi=XiYi計(jì)算機(jī)組成原理 Slide 39 先行進(jìn)位電路c0 & G4 P4 G3 P3 G2 P2G1 P1c4 c3c2 c1 11&1&1C1 = G1+P1C0C2 = G2+P2G1+P2P1C0C3 = G3+P3G2+P3P2G1+P3P2P1C0C4 = G4 +P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0&與與1或或計(jì)算機(jī)組成原理 Slide 40 串行加法器的長(zhǎng)時(shí)間延遲將不復(fù)存在n個(gè)加法器延遲FAn-2Sn-2Xn-2Yn-2C0FA0C1S0X0Y0FA1Cn2S1X1Y1符 號(hào)

17、位Cn1CnSn-1FAn-1Xn-1Yn-1溢出位V=1串行加法器的長(zhǎng)時(shí)間延遲將不復(fù)存在o S4=X4 Y4 C3o S3=X3 Y3 C2o S2=X2 Y2 C1o S1=X1 Y1 C0o 進(jìn)位信號(hào)得到后，所有運(yùn)算只需要一級(jí)異或門(mén)即可完成計(jì)算機(jī)組成原理 Slide 41 計(jì)算機(jī)組成原理 Slide 42 四位快速加法器與門(mén)異或門(mén)電路G4 P4G3 P3G2 P2G1 P1X4 Y4X3 Y3 X2 Y2X1 Y1=1=1=1=1C0先行進(jìn)位電路G4 P4G3 P3G2 P2 G1 P1C4 C3 C2 C1 X4 Y4X3 Y3 X2 Y2X1 Y1S4S3S2S1C4計(jì)算機(jī)組成原理

18、Slide 43 4位快速加法器C4C016位加法器如何構(gòu)造？ 快速加法器C16 快速加法器C12 快速加法器C8 快速加法器C4C0o組內(nèi)先行進(jìn)位o組間串行進(jìn)位o可否組間并行？計(jì)算機(jī)組成原理 Slide 44 成組進(jìn)位o C4 = G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0o G4 *= G4+P4G3+P4P3G2+P4P3P2G1n成組進(jìn)位發(fā)生輸出o P4 *= P4P3P2P1n成組進(jìn)位傳遞函數(shù)o C4 = G4*+P4*C0 o C1 = G1 +P1 C0 比較原相鄰位進(jìn)位公式計(jì)算機(jī)組成原理 Slide 45 成組進(jìn)位o C4 = G4*+P4*C0o C

19、8 =G8*+P8* (G4*+P4*C4) =G8*+P8*G4*+P8*P4*C0o C16 =G16*+P16*G12*+P16*P12*G8* +P16*P12*P8*G4*+P16*P12*P8*P4*C0o 用4組 P* G*作輸入，即可復(fù)用原先行進(jìn)位電路o 產(chǎn)生組間先行進(jìn)位信號(hào) 快速加法器C16 快速加法器C12 快速加法器C8 快速加法器C4C0計(jì)算機(jī)組成原理 Slide 46 成組進(jìn)位產(chǎn)生和傳遞g1g2p2g3p3g4p4G*oP4 *= P4P3P2P1 oG4 *= G4+P4G3+P4P3G2+P4P3P2G1oC4 = G4*+P4*C0 p4p2p1P*p3計(jì)算機(jī)組

20、成原理 Slide 47 兩級(jí)先行進(jìn)位電路 G4 P4 C13 C14 C15 G12 P12 G13 P13 G14 P14 G15 P15 C16 & &* * &1111計(jì)算機(jī)組成原理 Slide 48 先行進(jìn)位電路CLA74182o 輸入: P4G4 P3G3 P2G2 P1G1 C0o 輸出: 先行進(jìn)位輸出C4 C3 C2 C1 成組進(jìn)位傳送輸出P* 成組進(jìn)位發(fā)生輸出G*o Cn = Gn+PnGn-1+PnPn-1Gn-2 +PnPn-1Pn-2Gn-3 +Pn-1 Pn-2 P1C0o Gi = XiYi Pi=XiYi計(jì)算機(jī)組成原理 Slide 49 先

21、行進(jìn)位電路CLA74182先行進(jìn)位電路74182P4G4 P3G3 P2G2 P1G1C0 C4 C3 C2 C1P*G*計(jì)算機(jī)組成原理 Slide 50 o 先行進(jìn)位的多功能算術(shù)/邏輯運(yùn)算單元ALU74181Cn+4S3S2S1S0A3A2A1A0B3B2B1B0CnMA=BPGSN741814位ALUF3F2F1F018 20 22 119 21 23 2781415171311109163456C0SN74181邏輯電路邏輯電路計(jì)算機(jī)組成原理 Slide 52 16位組內(nèi)先行進(jìn)位，組間先行進(jìn)位 ALU74181 X16Y16X15Y15X14Y14X13Y13C12P16 G16 ALU74181 X12Y12 X11Y11 X10Y10X9Y9C8P12 G12 ALU74181 X8Y8X7Y7X6Y6 X5Y5C4P8 G8 ALU74181 X4Y4X3Y3X2Y2 X1Y1C0P4 G4 P* G* P4 G4 C3 P3 G3 C2 P2 G2 C1 P1 G1 CLA （74182）C0C4計(jì)算機(jī)組成原理 Slide 53 C0 P* G* C3 C2 C1 CLA （74182）C4 P G Cout C0 P G Cout C0C0 P