1、數電第一章、選擇題1以下代碼中為無權碼的為A. 8421BCD 碼 B. 5421BCD 碼C.余三碼D.格雷碼2 以下代碼中為恒權碼的為A.8421BCD 碼 B. 5421BCD 碼C.余三碼D.格雷碼3位十六進制數可以用位二進制數來表示。A. 1 B. 2C. 4D. 164 .十進制數25用8421BCD碼表示為。A.10 101 B.0010 0101C.100101D.101015. 在一個8位的存儲單元中，能夠存儲的最大無符號整數是A. 25610B. 12710C. FF16 D. 255106. 與十進制數53.5 10等值的數或代碼為D.(65. 4)8A.(0101 00

2、11. 0101)8421BCDB.(35. 8)16C.(110101. 1)27.矩形脈沖信號的參數有。A.周期 B.占C.脈寬D.掃描期8 .與八進制數47.38等值的數為：D. (100111 . 11 )2A. (100111 . 011 )2B. (27. 6)16C. ( 27. 3 )169. 常用的BCD碼有。A.奇偶校驗碼 B.格雷碼C. 8421碼D.余三碼1 0 .與模擬電路相比，數字電路主要的優點有A.容易設計B.通用性強 C.保密性好 D.抗干擾能力強二、判斷題正確打"，錯誤的打X1.方波的占空比為0. 5。2. 8421 碼 1001 比 0001 大。

3、3. 數字電路中用“ 1和“ 0分別表示兩種狀態，二者無大小之分。4 格雷碼具有任何相鄰碼只有一位碼元不同的特性。5. 八進制數188比十進制數18io小。6. 當傳送十進制數5時，在8421奇校驗碼的校驗位上值應為1。7. 在時間和幅度上都斷續變化的信號是數字信號，語音信號不是數字信號。&占空比的公式為：q = t w / T,那么周期T越大占空比q越小。9. 十進制數910比十六進制數916小。10. 當8421奇校驗碼在傳送十進制數810時，在校驗位上出現了1時，說明在傳送過 程中出現了錯誤。三、填空題1. 描述脈沖波形的主要參數有 、。2. 數字信號的特點是在上和上都是斷續變化

4、的，其高電平和低電平常用-和來表示。3. 分析數字電路的主要工具是 ，數字電路又稱作。4. 在數字電路中，常用的計數制除十進制外，還有、。5. 常用的BCD碼有、等。常用的可靠性代碼有、等。6. 10110010. 10112=()8=()167. (35. 4)8= 2=() 10=()16 = ()8421BCD8. (39. 75 )10= 2=()8=()169. ( 5E. C)16= 2=()8=()10 =()8421BCD10. ( 01111000)8421BCD =2=()8=()10=()16四、思考題1 在數字系統中為什么要采用二進制？ 2 格雷碼的特點是什么？為什么說

5、它是可靠性代碼？ 3 奇偶校驗碼的特點是什么？為什么說它是可靠性代碼？第一章答案一、選擇題1CD 2AB 3C 4B 5CD 6ABCD 7 ABC 8AB 9CD 10BCD二、判斷題 1. V 2. X 3. V 4. V 5. X 6. V 7. V 8. X9. X10. V三、填空題1 幅度、周期、頻率、脈寬、上升時間、下降時間、占空比2 時間、幅值、1 、 03 邏輯代數、邏輯電路4 二進制、八進制、十六進制5 8421BCD 碼、 2421BCD 碼、 5421BCD 碼、余三碼、格雷碼、奇偶校驗碼6 262.54 B2.B7 11101.129.51D.8(0010 1001.

6、0101)8100111.1147.627.C91011110.11136.694.75(1001 0100.0111 0101)10100111011678 4E四、思考題1 因為數字信號有在時間和幅值上離散的特點，它正好可以用二進制的 1 和 0 來表示兩種 不同的狀態。2格雷碼的任意兩組相鄰代碼之間只有一位不同，其余各位都相同，它是一種循環碼。這 個特性使它在形成和傳輸過程中可能引起的錯誤較少，因此稱之為可靠性代碼。3奇偶校驗碼可校驗二進制信息在傳送過程中 1 的個數為奇數還是偶數，從而發現可能出 現的錯誤。第二章選擇、判斷共20題、選擇題1. 以下表達式中符合邏輯運算法那么的是A. C

7、 C=C2B. 1+1=10C. 0<1D. A+ 1 = 12. 邏輯變量的取值1和0可以表示:A.開關的閉合、斷開B.電位的高、低C.真與假D.電流的有、無3.當邏輯函數有n個變量時，共有個變量取值組合?A.n B. 2nC. n2 D.2n4. 邏輯函數的表示方法中具有唯一性的是A .真值表 B. 表達式 C.邏輯圖D.5. f=aB+bd+cde+ AD=A. AB D B.(A B)D C.(A D)(BD)D.(A D)(BD)6.邏輯函數F=A(A B)=A.B B. AC. AB D.7 求一個邏輯函數F的對偶式，可將F中的A .“ 換成“ +，“ +換成B. 原變量換成

8、反變量，反變量換成原變量C.變量不變D.常數中“ 0 換成“ 1 ，“1 換成“ 0 E.常數不變8. A+BC=。A . A+ B B.A+C C. A+B A+C D. B + C9.在何種輸入情況下，“與非運算的結果是邏輯0。A .全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是11 0 .在何種輸入情況下，“或非運算的結果是邏輯0。A.全部輸入是0 B.全部輸入是1 C.任一輸入為0,其他輸入為1 D.任一輸入為1二、判斷題正確打"，錯誤的打X。1. 邏輯變量的取值，1比0大。2.異或函數與同或函數在邏輯上互為反函數。3 假設兩個函數具有相同的真值表，那么兩個

9、邏輯函數必然相等。4.因為邏輯表達式 A+B+AB=A+B 成立，所以AB=O成立。5假設兩個函數具有不同的真值表，那么兩個邏輯函數必然不相等。6假設兩個函數具有不同的邏輯函數式，那么兩個邏輯函數必然不相等。7邏輯函數兩次求反那么復原，邏輯函數的對偶式再作對偶變換也復原為它本身。&邏輯函數 y=a B + Ab+Bc+bC已是最簡與或表達式。9因為邏輯表達式 A B+AB +AB=A+B+AB 成立，所以 A B +AB= A+B成立。10 對邏輯函數 Y=A B + A B+ B C+B C利用代入規那么，令 A=BC 代入，得 Y= bc B + BC b+ B c+b C = B

10、 c+b C 成立。三、填空題1. 邏輯代數又稱為 代數。最根本的邏輯關系有 、三種。常用的幾種導出的邏輯運算為 、。2. 邏輯函數的常用表示方法有 、。3. 邏輯代數中與普通代數相似的定律有 、。摩根定律又稱為。4. 邏輯代數的三個重要規那么是 、。5. 邏輯函數 F=A+B+ C D的反函數F =。6 .邏輯函數 F=A B+C 1的對偶函數是 。7. 添加項公式 AB+ AC+BC=AB+ Ac的對偶式為 。&邏輯函數 F= A B C D +A+B+C+D= 。9.邏輯函數 F= AB AB AB AB =。10函數的對偶式為 aB +Cd BC，那么它的原函數為。四、思考題1

11、. 邏輯代數與普通代數有何異同？2.邏輯函數的三種表示方法如何相互轉換？3. 為什么說邏輯等式都可以用真值表證明？4.對偶規那么有什么用處?第二章答案一、選擇題 二、判斷題1. X2. V3. V4. X5. V6.X7.V 8.X9.X10.X三、填空題1.布爾與或非與非或非與或非冋或異或2 .邏輯表達式 真值表邏輯圖3.交換律分配律結合律反演定律4.代入規那么對偶規那么反演規那么5. Ab C+D6. A+BC+0 7. A+B A+C B+C= A+B A+C& 19. 010. A B?(C D)?(B C)四、思考題1. 都有輸入、輸出變量，都有運算符號，且有形式上相似的某些

12、定理，但邏輯代數的取值 只能有0和1兩種，而普通代數不限，且運算符號所代表的意義不同。2通常從真值表容易寫出標準最小項表達式，從邏輯圖易于逐級推導得邏輯表達式，從與 或表達式或最小項表達式易于列出真值表。3. 因為真值表具有唯一性。4. 可使公式的推導和記憶減少一半，有時可利于將或與表達式化簡。第三章選擇、判斷共20題一、選擇題1. 三態門輸出高阻狀態時，是正確的說法。A.用電壓表測量指針不動B.相當于懸空 C.電壓不高不低D.測量電阻指針不動2. 以下電路中可以實現“線與功能的有 。A.與非門 B.三態輸出門 C.集電極開路門 D.漏極開路門3 .以下電路中常用于總線應用的有 。A. TSL

13、 門 B. OC 門C.漏極開路門D. CMOS與非門4 .邏輯表達式Y=AB可以用A.正或門 B.正非門C.正與門D.負或門5 . TTL電路在正邏輯系統中，以下各種輸入中相當于輸入邏輯“ 1 。A.懸空B.通過電阻2. 7k Q接電源C.通過電阻2. 7k Q接地 D.通過電阻510 Q接地6 .對于TTL與非門閑置輸入端的處理A.接電源 B.通過電阻3k Q接電源C.接地 D.與有用輸入端并聯7 .要使TTL與非門工作在轉折區，可使輸入端對地外接電阻RiA. > RonB. v Roff C. Roff v Ri v RonD. > Roff8. 三極管作為開關使用時，要提高

14、開關速度，可A.降低飽和深度B.增加飽和深度C.采用有源泄放回路D.采用抗飽和三極管9 . CMOS數字集成電路與TTL數字集成電路相比突出的優點是A.微功耗 B.高速度 C.高抗干擾能力 D.電源范圍寬1 0 .與CT4000系列相對應的國際通用標準型號為。A. CT7 4S肖特基系列B. CT74LS低功耗肖特基系列C. CT7 4L低功耗系列D. CT74H高速系列二、判斷題正確打"，錯誤的打X1. TTL與非門的多余輸入端可以接固定高電平。2. 當TTL與非門的輸入端懸空時相當于輸入為邏輯1。3普通的邏輯門電路的輸出端不可以并聯在一起，否那么可能會損壞器件。4. 兩輸入端四與

15、非門器件 74LS00與7400的邏輯功能完全相同。5. CMOS或非門與TTL或非門的邏輯功能完全相同。6三態門的三種狀態分別為：高電平、低電平、不高不低的電壓。7. TTL集電極開路門輸出為1時由外接電源和電阻提供輸出電流。&一般TTL門電路的輸出端可以直接相連，實現線與。9. CMOS OD門漏極開路門的輸出端可以直接相連，實現線與。10. TTL OC門集電極開路門的輸出端可以直接相連，實現線與。三、填空題1. 集電極開路門的英文縮寫為門,工作時必須外加和。2 . OC門稱為門，多個OC門輸出端并聯到一起可實現功3 . TTL與非門電壓傳輸特性曲線分為區、區、區、區。4 .國產

16、TTL電路相當于國際SN54/第三章答案、選擇題 1ABD 2CD3A4CD5ABC6ABD7C8ACD9ACD10B6 . X 7. V 8. X9. V 10. V三、填空題1.OC 電源 負載2 集電極開路門線與3 .飽和區轉折區線性區截止區4.CT4000 低功耗肖特基第四章選擇、判斷共25題一、選擇題1. N個觸發器可以構成能存放位二進制數碼的存放器。A. N- 1B. NC. N+1D. 2n2. 在以下觸發器中，有約束條件的是。A.主從 JK F/ F B.主從 D F/ FC.同步 RS F/ F D.邊沿 D F/ F3 . 一個觸發器可記錄一位二進制代碼，它有個穩態。A.

17、0B. 1C. 2D. 3E. 44 .存儲8位二進制信息要個觸發器。A. 2B. 3C.4D. 85 對于T觸發器，假設原態Qn = 0 ,欲使新態Qn+1 = 1 ,應使輸入T =A. 0B. 1C.QD. Q6 .對于T觸發器，假設原態Qn=1 ,欲使新態Qn+1 = 1 ,應使輸入T =A. 0B. 1C.QD. Q7 .對于D觸發器,欲使 Qn+1=Qn,應使輸入D=。A. 0B. 1C.QD. Q8 .對于JK觸發器，假設J=K，那么可完成觸發器的邏輯功能。A. RSB. DC. TD. T /9 .欲使JK觸發器按Qn + 1 = Qn工作，可使JK觸發器的輸入端。A. J=K=

18、0B. J = Q, K= QC. J = Q, K=QD. J = Q, K=0E. J=0, K=Q10 .欲使JK觸發器按Qn + 1=Qn工作，可使J K觸發器的輸入端。A. J=K=1B. J = Q, K= QC. J =Q, K=QD. J = Q, K=1E. J=1 , K=Q11 .欲使JK觸發器按Qn + 1 = 0工作，可使JK觸發器的輸入端。A. J=K=1 B. J = Q, K=Q C. J=Q, K=1D. J = 0, K=1E. J = K=112 .欲使JK觸發器按Qn + 1 = 1工作，可使JK觸發器的輸入端。A. J=K=1 B. J = 1, K=

19、0 C. J=K= QD. J = K=0E. J=Q, K=013 .欲使D觸發器按Qn + 1= Qn工作，應使輸入D=。A. 0B. 1C. QD. Q14 .以下觸發器中，克服了空翻現象的有。A.邊沿D觸發器 B.主從RS觸發器 C.同步RS觸發器 D.主從J K觸 發器15 .以下觸發器中，沒有約束條件的是。A.根本RS觸發器B.主從RS觸發器 C.同步RS觸發器 D.邊沿D觸發器16.描述觸發器的邏輯功能的方法有。A.狀態轉換真值表 B.特性方程 C.狀態轉換圖 D.狀態轉換卡諾圖17 .為實現將JK觸發器轉換為D觸發器，應使。A. J=D, K= D B. K=D, J = D

20、C.J=K=D D. J = K= D18.邊沿式D觸發器是一種 穩態電路。A.無B.單C.雙D.多二、判斷題正確打"，錯誤的打X1. D觸發器的特性方程為 Qn+1 = D,與Qn無關，所以它沒有記憶功能。2. RS觸發器的約束條件RS=0表示不允許出現R=S= 1的輸入。3. 同步觸發器存在空翻現象，而邊沿觸發器和主從觸發器克服了空翻。 4主從JK觸發器、邊沿JK觸發器和同步JK觸發器的邏輯功能完全相 同。5假設要實現一個可暫停的一位二進制計數器，控制信號A=0計數，A=1 保持，可選用T觸發器，且令T=A。6由兩個TTL或非門構成的根本RS觸發器，當R=S=0時，觸發器的狀 態

21、為不定。7對邊沿JK觸發器，在CP為高電平期間，當J = K=1時，狀態會翻轉一 次。三、填空題1 觸發器有 個穩態，存儲8位二進制信息要個觸發器。個根本RS觸發器在正常工作時，它的約束條件是R+ S = 1 ,那么它不允許輸入S=且R=的信號。3 .觸發器有兩個互補的輸出端Q、 Q，定義觸發器的1狀態為, 0狀態為,可見觸發器的狀態指的是端的狀態。4 . 一個根本RS觸發器在正常工作時，不允許輸入R=S= 1的信號，因此它的約束條件是。5 在一個CP脈沖作用下，引起觸發器兩次或屢次翻轉的現象稱為觸發器的，觸發方式為式或式的觸發器不會出現這種現象。第四章答案一、選擇題1B2C3C4D5BD6A

22、D7C8C9ABDE10ACDE11BCD12BCE13D14ABD15D16ABCD17A18C二、判斷題 1. X 2. V 3. V 4. V 5. X 6. X 7. X三、填空題 1. 2 8 2. 0 03. Q=1、Q=0Q=0、Q=1Q4 .RS=05 .空翻主從式邊沿式第五章選擇、判斷共15題一、選擇題1. 脈沖整形電路有 。A.多諧振蕩器 B.單穩態觸發器 C.施密特觸發器 D. 555定時器2 .多諧振蕩器可產生。A.正弦波B.矩形脈沖C.三角波D.鋸齒波3 . 石英晶體多諧振蕩器的突出優點是。A.速度高 B.電路簡單 C.振蕩頻率穩定 D.輸出波形邊沿陡峭4 . TTL

23、單定時器型號的最后幾位數字為。A. 555B. 556C. 7555D. 75565 .555定時器可以組成。A.多諧振蕩器 B.單穩態觸發器 C.施密特觸發器 D.JK觸發器6 .用555定時器組成施密特觸發器，當輸入控制端CO外接1 0V電壓時，回差電壓為。A. 3. 33V B. 5V C. 6. 66V D. 10V7 .以下各電路中，可以產生脈沖定時。A.多諧振蕩器 B.單穩態觸發器C.施密特觸發D.石英晶體多諧振蕩器二、判斷題正確打"，錯誤的打X1. 施密特觸發器可用于將三角波變換成正弦波。2. 施密特觸發器有兩個穩態。3. 多諧振蕩器的輸出信號的周期與阻容元件的參數成正

24、比。4. 石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。5. 單穩態觸發器的暫穩態時間與輸入觸發脈沖寬度成正比。6. 單穩態觸發器的暫穩態維持時間t w表示，與電路中RC成正比。7. 采用不可重觸發單穩態觸發器時，假設在觸發器進入暫穩態期間再次受到觸發，輸出脈寬可在此前暫穩態時間的根底上再展寬t w。8. 施密特觸發器的正向閾值電壓一定大于負向閾值電壓。三、填空題1.555定時器的最后數碼為555的是產品，為7555的是產品。2 .施密特觸發器具有現象，又稱特性；單穩觸發器最重要的參數為。3 .常見的脈沖產生電路有,常見的脈沖整形電路有 、。4 .為了實現高的頻率穩定度，常采用振蕩器；單

25、穩態觸發器受到外觸發時進入態。第五章答案一、選擇題 1. BC2. B3. C4. A5 . ABC6 . B7. B二、判斷題 1 .X2. V 3. V 4. X 5. X 6. V 7. X 8. V三、填空題1. TTL CMOS2. 回差 電壓滯后脈寬3. 多諧振蕩器單穩態觸發器施密特觸發器4. 石英晶體暫穩態第六章選擇、判斷共25題一、選擇題1 .以下表達式中不存在競爭冒險的有。A. Y= B + AB B.Y=AB+BC C. Y=ABC +ABD.Y=(A+B)aD2. 假設在編碼器中有50個編碼對象，那么要求輸出二進制代碼位數為_ 位。A. 5B. 6C. 1 0D. 503

26、. 一個1 6選一的數據選擇器，其地址輸入選擇控制輸入端有個。A. 1B. 2C. 4D. 1 64. 以下各函數等式中無冒險現象的函數式有。A. F BC AC ABB. F AC BC ABC. F AC BC AB ABD. F BC AC AB BC AB ACE. F BC AC AB AB5 .函數F AC AB BC ,當變量的取值為時，將出現冒險現象。A. B=C=1B. B=C=0C. A=1 ,C=0D.A=0,B=06 .四選一數據選擇器的數據輸出Y與數據輸入Xi和地址碼Ai之間的邏輯表達式為Y=。A. Al A0X0 AiAqX A1A0X2 A1A0X3B. AiAo

27、XdC. AiA0X1D. A1A0X37. 一個8選一數據選擇器的數據輸入端有個。A. 1B. 2C. 3D. 4E. 88 .在以下邏輯電路中，不是組合邏輯電路的有。A.譯碼器B.編碼器C.全加器D.存放器9 .八路數據分配器，其地址輸入端有個。A. 1B. 2C. 3D. 4E. 810 組合邏輯電路消除競爭冒險的方法有。A.修改邏輯設計B.在輸出端接入濾波電容C.后級加緩沖電路D.屏蔽輸入信號的尖峰干擾1 1 101鍵盤的編碼器輸出位二進制代碼。A. 2B. 6C. 7D. 812 用三線-八線譯碼器74LS1 38實現原碼輸出的8路數據分配器，應 。A.STA = 1 ,STB =

28、D,STC = 0B.STA= 1 ,STB = D,STc=DC. STA = 1 , STB =0, STc = D D. STA = D, STB =0 , STc =013 以下電路，加適當輔助門電路，適于實現單輸出組合邏輯電路。A.二進制譯碼器 B.數據選擇器 C.數值比擬器 D.七段顯示譯碼器14 用四選一數據選擇器實現函數Y=A1Ao A1Ao ,應使。A. Do = D2 = O, D1 = D3= 1B. Do = D2 = 1 , D1 = D3= 0C. Do = D1 = 0 , D2= D3= 1D. Do = D1 = 1 , D2 = D3=015 用三線-八線譯

29、碼器74LS138和輔助門電路實現邏輯函數Y=A2 A2A1 ,應。A.用與非門，Y= Y0Y1Y4Y5Y6Y7B.用與門，Y= Y2Y3C.用或門，y=Y2 Y3D.用或門，Y=Y0 Y1 丫4 丫5 丫6 Yz、判斷題正確打"，錯誤的打X1. 優先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。2. 編碼與譯碼是互逆的過程。3. 二進制譯碼器相當于是一個最小項發生器，便于實現組合邏輯電路。4. 液晶顯示器的優點是功耗極小、工作電壓低。5. 液晶顯示器可以在完全黑暗的工作環境中使用。6. 半導體數碼顯示器的工作電流大，約10mA左右，因此，需要考慮電流驅動能力問題。7.

30、共陰接法發光二極管數碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅動。8. 數據選擇器和數據分配器的功能正好相反，互為逆過程。9. 用數據選擇器可實現時序邏輯電路。10. 組合邏輯電路中產生競爭冒險的主要原因是輸入信號受到尖峰干擾。三、填空題1 .半導體數碼顯示器的內部接法有兩種形式：共接法和共接法。2 對于共陽接法的發光二極管數碼顯示器，應采用電平驅動的七段顯示譯碼器。3 消除竟爭冒險的方法有、第六章答案一、選擇題1. CD2 B3 C4 D5 ACD6 A7 E8. D9 C10. AB11 C12 ABC13 AB14 A15 AB二、判斷題 1 X 2. V 3. V 4. V 5

31、. X6. V 7. V 8. V 9 X 10 X三、填空題1陰 陽2低電平3修改邏輯設計接入濾第七章選擇、判斷共30題一、選擇題1同步計數器和異步計數器比擬，同步計數器的顯著優點是。A.工作速度高 B.觸發器利用率高 C.電路簡單 D.不受時鐘CP控制。2 把一個五進制計數器與一個四進制計數器串聯可得進制計數器。A. 4B. 5C. 9D. 2 03 以下邏輯電路中為時序邏輯電路的是。A.變量譯碼器 B.加法器C.數碼存放器 D.數據選擇器4. N個觸發器可以構成最大計數長度進制數為的計數器。A. NB. 2NC. N2D. 2n5. N個觸發器可以構成能存放位二進制數碼的存放器。A. N

32、- 1B. NC. N+1D. 2N6 五個D觸發器構成環形計數器，其計數長度為。A. 5B. 1 0C. 25D. 327 同步時序電路和異步時序電路比擬，其差異在于后者。A.沒有觸發器B.沒有統一的時鐘脈沖控制C.沒有穩定狀態D.輸出只與內部狀態有關8 一位8421 BCD碼計數器至少需要個觸發器。A. 3B. 4C. 5D. 1 09. 欲設計0 , 1 , 2 , 3 , 4 , 5 , 6 , 7這幾個數的計數器，如果設計合理， 采用同步二進制計數器，最少應使用級觸發器。A. 2B. 3C. 4D. 81 0 . 8位移位存放器，串行輸入時經個脈沖后，8位數碼全部移入存放器中。A.

33、1B. 2C. 4D. 811. 用二進制異步計數器從0做加法，計到十進制數178，那么最少需要個觸發器。A. 2B. 6C. 7D. 8E. 1012 .某電視機水平-垂直掃描發生器需要一個分頻器將31500 Hz的脈沖轉換為60Hz的脈沖，欲構成此分頻器至少需要個觸發器。A. 10B. 60C. 525D. 3150013 .某移位存放器的時鐘脈沖頻率為1 00KHz，欲將存放在該存放器中的數左移8位，完成該操作需要時間。A. 10 卩 S B. 80 3 SC. 1 00 3 SD. 8 00ms14假設用J K觸發器來實現特性方程為Cf 1 Ad1 AB,那么J K端的方程為。A. J

34、=AB,K= A BB. J = AB, K= ABC. J =A B , K=ABD. J = AB ,K=AB15要產生10個順序脈沖,假設用四位雙向移位存放器CT74LS194來實現，需要片。A. 3B. 4C. 5D.1 016 .假設要設計一個脈沖序列為1 101001110的序列脈沖發生器，應選用個觸發器。A. 2B. 3C. 4D. 1 02組合電路不含有記憶功能的4.同步時序電路具有統一的時鐘、判斷題正確打"，錯誤的打X1同步時序電路由組合電路和存儲器兩局部組成。器件。3時序電路不含有記憶功能的器件。CP控制。5異步時序電路的各級觸發器類型不同。6. 環形計數器在每個

35、時鐘脈沖CP作用時，僅有一位觸發器發生狀態更新。7. 環形計數器如果不作自啟動修改，那么總有孤立狀態存在。&計數器的模是指構成計數器的觸發器的個數。9計數器的模是指對輸入的計數脈沖的個數。10. D觸發器的特征方程 Qn + 1=D,而與Qn無關，所 以，D觸發器 不是時序電路。11.在同步時序電路的設計中，假設最簡狀態表中的狀態數為2N ,而 又是用N級觸發器來實現其電路，那么不需檢查電路的自啟動性。12把一個5進制計數器與一個10進制計數器串聯可得到15進制計數 器。13 .同步二進制計數器的電路比異步二進制計數器復雜，所以 實際應用中較少使用同步二進制計數器。14 .利用反應歸零

36、法獲得N進制計數器時，假設為異步置零方式，那么狀 態SN只是短暫的過渡狀態，不能穩定而是立刻變為0狀態。三、填空題1存放器按照功能不同可分為兩類：存放器和存放器。2 . 數字電路按照是否有記憶功能通常可分為兩類：、。3 .由四位移位存放器構成的順序脈沖發生器可產生個順序脈沖。4 .時序邏輯電路按照其觸發器是否有統一的時鐘控制分為時序電路和時序電路。第七章答案一、選擇題 1A2D3C4D5B6A7B8B9B10D11D12A13B14AB15A16C二、判斷題1. V2. V 3. V 4.V 5. X6. X 7.V 8.X 9. X 10.X 11. V 12.X 13.X 14.V三、填空

37、題1.移位數碼2.組合邏輯電路時序邏輯電路3.44.同步1=1 rH. 異步第八章選擇、判斷共20題一、選擇題1.一個無符號8位數字量輸入的DAC其分辨率為 位。A. 1B. 3C. 4D. 82 . 一個無符號1 0位數字輸入的DAC,其輸出電平的級數為A. 4B. 10C. 1024D. 2 w ui VVref時，輸出的二進制數為。 A. 001B. 1 01C. 1 10D. 1 1 1 .以下四種轉換器，是A/ D轉換器且轉換速度最高。A.并聯比擬型 B.逐次逼近型 C.雙積分型 D.施密特觸發器3 . 一個無符號4位權電阻DAC,最低位處的電阻為40KQ ,那么最高位處電阻為。A.

38、 4KQ B. 5KQC. 10KQD. 20KQ4 . 4位倒T型電阻網絡DAC的電阻網絡的電阻取值有種。A. 1B. 2C. 4D. 85 .為使采樣輸出信號不失真地代表輸入模擬信號，采樣頻率fs和輸入模擬信號的最高頻率f汁ax的關系是。A. fs?f Im axB. f s 仝 f Im axCfs?2 f Im axD.< 2 f im ax6 .將一個時間上連續變化的模擬量轉換為時間上斷續離散的模擬量的過程稱為。A.采樣B.量化C.保持D.編碼7 .用二進制碼表示指定離散電平的過程稱為。A.采樣B.量化C.保持D.編碼8 .將幅值上、時間上離散的階梯電平統一歸并到最鄰近的指定電

39、平的過程稱為。A.采樣B.量化C.保持D.編碼19 .假設某ADC取量化單位=丄Vref ,并規定對于輸入電壓U| ,在0 < U|81 5V - Vref時，認為輸入的模擬電壓為0V,輸出的二進制數為000 ,那么Vref88、判斷題正確打"，錯誤的打X1權電阻網絡D/A轉換器的電路簡單且便于集成工藝制造，因此被廣泛使用。2D/A轉換器的最大輸出電壓的絕對值可到達基準電壓VEFo3D/A轉換器的位數越多，能夠分辨的最小輸出電壓變化量就越小。4D/A轉換器的位數越多，轉換精度越高。5A/D轉換器的二進制數的位數越多，量化單位越小。6A/D轉換過程中，必然會出現量化誤差。7A/D

40、轉換器的二進制數的位數越多，量化級分得越多，量化誤差就可以減小到0o8 一個N位逐次逼近型 A/D轉換器完成一次轉換要進行N次比擬，需要N+2個時鐘脈沖。9雙積分型A/D轉換器的轉換精度高、抗干擾能力強，因此常用于數字式儀表中。10采樣定理的規定，是為了能不失真地恢復原模擬信號，而又不使電路過于復雜。三、填空題1 將模擬信號轉換為數字信號，需要經過 、第八章答案一、選擇題 1. D2. CD3. B4. B5. C6. A 7. D8. B9. B10. A二、判斷題1. X 2. X 3. V 4. V 5. V6. V 7. X 8. V 9. V 10. V三、填空題1.采樣保持 量化編

41、碼第九章選擇、判斷共25題一、選擇題1.一個容量為1KX 8的存儲器有 個存儲單元。A. 8B. 8KC. 8000D. 81 92要構成容量為4KX 8的RAM需要片容量為 256 X 4的RAMA. 2B. 4C. 8D. 323 .尋址容量為16KX 8的RAM需要根地址線。A. 4B. 8C. 14D. 1 6E. 16K4 .假設RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個，那么它們的輸出線即字線加位線共有條。A. 8B. 1 6C. 32D. 2565 .某存儲器具有8根地址線和8根雙向數據線，那么該存儲器的容量為 。A. 8 X 3B. 8KX 8C. 256 X 8D

42、. 256 X 2566. 采用對稱雙地址結構尋址的1 024 X 1的存儲矩陣有。A. 10行1 0列 B. 5行5列C. 32行32列D. 1024 行 1 024 列7 .隨機存取存儲器具有A.讀/寫B.無讀/寫C.只讀D.只8 .欲將容量為128 X 1的RAM擴展為1 024 X 8,那么需要控制各片選端的輔助譯碼器的輸出端數為A. 1B. 2C. 3D. 89 .欲將容量為256 X 1的RAM擴展為1 024 X 8,那么需要控制各片選端的輔助譯碼器的輸入端數為A. 4B.C. 3 D. 810.只讀存儲器ROM在運行時具有A.讀/無寫 B.無C.讀/寫D.無讀/無寫1 1 .只

43、讀存儲器ROM中的內容，當電源斷掉后又接通，存儲器中的內。A.全部改變 B.全部為0 C.不可預料 D.保持不變12. 隨機存取存儲器RAM中的內容，當電源斷掉后又接通，存儲器中的。A.全部改變 B.全部為1 C.不確定D.保持不變13 . 一個容量為512 X 1的靜態RAM具有A.地址線9根，數據線1根B.地址線1根，數據線9根C.地址線51 2根,數據線9根D.地址線9根，數據線512根1 4 .用假設干RAM實現位擴展時，其方法是將相應地并聯在起。A.地址線B.數據線C.片選信號線 D讀/寫線15 . PROM的與陳列地址譯碼器是。A.全譯碼可編程陣列B. 全譯碼不可編程陣列C.非全譯碼可編程陣列D.非全譯碼不可編程陣列一、判斷題正確打"，錯誤的打X1. 實際中，常以字數和位數的乘積表示存儲容量。2. RA M由假設干位存儲單元組成，每個