1、 東 北 大 學課程設計報告課程設計名稱: 數字電子技術課程設計 專題題目： 指導教師： 學生姓名： 學號： 專 業：計算機科學與技術 班級： 設計日期: 2017 年 7 月 3 日 2017 年 7 月 7日 目錄 摘要3Abstract3第1章 概述41.1設計思路41.2主要內容4第2章 課程設計任務及要求52.1 設計任務52.2 設計要求5第3章 系統設計63.1 方案論證63.2 系統設計63.2.1 結構框圖及說明63.2.2 系統原理圖及工作原理73.3單元電路設計83.3.1數字時鐘秒脈沖信號的設計83.3.2器件分析83.3.3 計數器設計93.3.4 計時電路設計113

2、.3.5 數字時鐘電路設計123.3.6 校時電路123.3.7 整點報時133.3.8 鬧鐘電路14第4章 仿真調試164.1時鐘顯示174.1.1 時鐘顯示完整的00:00:00174.1.2 時鐘完整顯示01:00:00174.1.3 時鐘完整顯示23:59:59184.1.4 仿真開關校準“秒”電路184.1.5 仿真開關校準“分”電路194.1.6 仿真開關校準“時”電路194.2 整點報時204.2.1 07:59:5007:59:59報時204.3 鬧鐘電路214.3.1 7:59:00鬧鐘設定21第5章 結論22第6章 利用Multisim14.0仿真軟件設計體會23參考文獻2

3、3第7章 收獲、體會和建議24摘要時間對于人們來說總是那么的寶貴，工作的忙碌性和繁雜性容易使人們忘記當前的時間。于是，20世紀末，,電子技術有了飛快地發展，不僅在通信技術上用數字信號替代模擬信號，數字時鐘相比模擬鐘能給人一種一目了然的感覺，它不僅可以同時顯示時、分和秒，并且可以完成準確的校正。數字時鐘具有走時精確，校準方便設計和使用簡單的特點。對于Multisim軟件進行數字時鐘的設計和仿真。首先在Multisim創建好數字時鐘的總電路圖。然后用該軟件中的仿真功能進行仿真。一個數字時鐘需要振蕩器，計數器，譯碼器和顯示器電路精確時間“小時”“分”“秒”與數字顯示，并需要校正電路，使其準確的工作，

4、也可有定時和計時功能。數字鐘及擴大其應用，有著非常現實的意義。在本文中，multisim14.0的基礎上設計的數字鐘，由數字集成電路，數碼組成。 關鍵詞：數字鐘，振蕩器，計數器譯碼，顯示，仿真AbstractThe time for people to always so precious，A busy and complex nature of the work is easy to make people forget the current time。So, At the end of the twentieth Century,Electronic technology has bee

5、n rapid development。Not only in communication technology with digital signal instead of analog signal，but also in our daily life,Digital clock compared to analog clock can give people a feeling of stick out a mile，It not only can display hours, minutes and seconds，And it can accomplish accurate corr

6、ection.Digital clock is accurate, convenient and simple in design with calibration.For design and simulation with Multisim software in digital clock .We first created Multisim software digital clock circuit diagram of the total.And then use the softwares simulation features in the simulation .a digi

7、tal clock to the oscillator,a  counter,decoder and display circuit accurately time "hours" "minutes"" seconds" with digital display, and the need for correction circuit&#

8、160;make its accurate work, also can have from time to time and timekeeping function. Digital clock and the expansion of its application, has very realistic significance. 

9、;In this paper, the Multisim14.0 based on the design of the digital clock, is composed of a digital integrated circuit, digital display. Key words: digital clock ,oscillators 

10、,counter  , decoding display , simulation第1章 概述數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，鐘表的數字化給人們生產生活帶來了極大的方便，而且大大地擴展了鐘表原先的報時功能。諸如定時自動報警、按時自動打鈴、時間程序自動控制、定時廣播。而且與傳統的機械鐘相比，它具有走時準確、顯示直觀、無機械傳動、無需人的經常調整等優點。數字鐘的設計涉及到模擬電子與數字電子技術，其中絕大部分是數字部分、邏輯門電路、數字邏輯表達式、計算真值表與邏輯函數間的關系、編碼器、譯碼器顯示等基本原理。現在主要用各種芯片實現其功能，更加

11、方便和準確。Multisim14.0作為一種高效的設計與仿真平臺。其強大的虛擬儀器庫和軟件仿真功能，為電路設計提供了先進的設計理念和方法。本課題要求設計一個數字電子時鐘的控制電路。該電路用于反映電路的時間顯示，時鐘共有六個顯示屏。當電路啟動時，以啟動時間為初始時間，按正常時間進行計時和報時操作。當需要對時間進行調試的時候需要對時分秒三個部分都進行必要的調時工作。當時間顯示為整時（即整點）時需要進行響鈴提示操作。1.1 設計思路 經過以上所述的設計內容及要求的分析，可以將電路分為以下幾部分： 1.由秒時鐘信號發生器、計時電路和校時電路構成電路。2.首先由開關控制電路，進而對時間進行調時

12、調分調秒操作，開關電路包括：非門，異或門，與非門，電阻，直流穩壓電源。分別控制輸出的接通與斷開以便達到控制各芯片工作的目的。 3其次將開關電路輸出的信號輸入到74LS160芯片分別控制顯示時分秒的逐步遞增。 4通過級聯將74LS160芯片擴展為24進制和十進制的計數器，秒和分之間，分和時之間的進制為60進制。 5.計時電路中采用兩個60進制計數器分別完成秒計時和分計時；24進制計數器完成時計時；采用譯碼器將計數器的輸出譯碼后送七段數碼管顯示。 6.校時電路采用開關控制時、分、秒計數器的時鐘信號為校時脈沖以完成校時7.系統應具有整點報時功能，因此，應有譯碼電路將整點時間識別出來，同時應

13、有報時電路。8.系統應有定時功能，因此，應有定時輸入電路和時間比較電路。9.系統應具有鬧鐘功能。10. 理論部分用Multisim14軟件進行仿真，并且達到設計要求。1.2主要內容 熟悉Multisim14.0仿真軟件的應用；設計一個具有顯示、校時、整點報時和定時功能的數字時鐘,.能獨立完成整個系統的設計；用Multisim14.0仿真實現數字時鐘的功能第2章 課程設計任務及要求2.1 設計任務設計一個數字時鐘電路，實現顯示時間、調整時間、整點報時、鬧鈴提醒等功能。2.2 設計要求設計數字時鐘需要有六個顯示屏來顯示時間，根據課程設計中提出的需求，設計出的時鐘電路應當滿足如下要求：1.

14、啟動時鐘后，時鐘可以進行正常的時間按秒增加；2.時鐘可以正常顯示信息；3.時鐘的進制正常，即秒與分之間，分與時之間均為六十進制，當表示小時的部分為24時全體清零；4.時鐘具備整點報時功能，即當顯示時間為整點時應當有響鈴提示。5.時鐘具備鬧鈴功能，當時間達到預設時間時應當有響鈴提示。第3章 系統設計3.1 方案論證根據課程設計中提到的設計要求，結合本學期課程內容及所學，本方案設計了一個“數字電子時鐘控制電路”。考慮到“數字電子時鐘控制電路”作為數字電子技術課程的基礎實踐，遂對該設計進行分析后考慮選取片選如下：四位十進制計數器74LS160，二輸入與非門74LS00,二輸入正與門74LS08，二輸

15、入正或門74LS32，非門74LS04，四輸入與或門74LS20，74LS85以及電阻、開關、蜂鳴器等。該設計方案主要通過74LS160以及該片選的級聯構成所需要的進制計數器并通過各型邏輯門芯片向其他位產生進位信號，構成數字時鐘的基本功能，通過74LS85進行比較完成鬧鈴設定功能。數字時鐘電路主要由時、分、秒三部分組成，秒時鐘電路主要由秒脈沖信號發生器、計數器、譯碼器、數碼管組成，秒計數周期60s。同樣分時鐘電路由計數器、譯碼器、數碼管組成，計數周期為60m，與秒時鐘電路不同的是脈沖信號由秒時鐘電路提供。時時鐘電路采用同樣的設計，計數周期為24h。3.2 系統設計根據課程設計題目要求，對該電路

16、控制系統進行一系列設計，現說明如下。3.2.1 結構框圖及說明圖3.2.1 數字電子鐘框圖說明：數字電子鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（例如北京時間）一致，故需要在電路上加上一個校時電路，同時標準的1HZ時間信號必須做到準確穩定，通常使用555定時器產生脈沖，從而得出數字電子鐘的功能結構框圖如圖3.2.1所示。3.2.2 系統原理圖及工作原理圖3.2.2.1 數字電子鐘執行原理流程圖根據各單元電路的設計，將555定時器構成的多諧振蕩器、校對電路、六十進制秒、分計數器及二十四進制時計數器、開關控制電路、譯碼及顯示電路、整點報時電路和比較器

17、構成的鬧鐘電路進行整合調試得到所設計的數字電子鐘控制電路的總原理圖。圖3.2.2.2 課設總電路圖3.3單元電路設計3.3.1數字時鐘秒脈沖信號的設計 振蕩器可由晶振組成，也可以由555與RC組成的多諧振蕩器。由555定時器得到1Hz的脈沖，功能主要是產生標準秒脈沖信號和提供功能擴展電路所需要的信號。 由555定時器構成的1Hz秒時鐘信號發生器。下面的電路圖產生1Hz的脈沖信號作為總電路的初輸入時鐘脈沖。由555定時器得到1Hz的脈沖，功能主要是產生標準秒脈沖信號和提供功能擴展電路所需要的信號。利用555多諧振蕩器，優點：555內部的比較器靈敏度較高，而且采用差分電路形式，

18、它的振蕩頻率受電源電壓和溫度變化的影響很小。缺點：要精確輸出1Hz脈沖，對電容和電阻的數值精度要求很高，所以輸出脈沖既不夠準確也不夠穩定.3.3.2器件分析 74LS160分析在數字鐘的控制電路中，分和秒的控制都是一樣的，都是由一個十進制計數器和一個六進制計數器串聯而成的，在電路的設計中我采用的是統一的器件74LS160D的反饋置數法來實現十進制功能和六進制功能，根據74LS160D的結構把輸出端的0110（十進制為6）用一個與非門74LS00引到CLR端便可置0，這樣就實現了六進制計數。 由兩片十進制同步加法計數器74LS160級聯產生，采用的是異步清零法。 74LS160真值表

19、CLR LOAD ENP ENT CLKA B C DQA QB QC QD 0XXXXX X X X0 0 0 010XXX X X XA B C D1111X X X X 計數同樣，在輸出端的1001（十進制為9）用一個與非門74LS00引到Load端便可置0，這樣就實現了十進制計數。在分和秒的進位時，用秒計數器的Load端接分計數器的CLK控制時鐘脈沖，脈沖在上升沿來時計數器開始計數。時計數器可由兩個十進制計數器串接并通過反饋接成二十四制計數器。 由計數器得到的4位二進制碼的必須通過譯碼后轉為人們習慣的數字顯示。如12：54：30的二進制碼為00010010：01010100：

20、00110000。 秒信號經秒計數器、分計數器、時計數器之后，分別得到“秒”個位、十位、“分”個位、十位以及“時”個位、十位的計時輸出信號，然后送至顯示電路，以便實現用數字顯示時、分、秒的要求。“秒”和“分”計數器應為六十進制，而“時”計數器應為二十四進制。采用10進制計數器74LS160來實現時間計數單元的計數功能。3.3.3 計數器設計六十進制計數器 對于74LS160計數，如圖所示，秒計數電路由 U1 和 U2 倆部分組成。時計數電路由U3和U4兩部分組成。秒、時電路都為六十進制計數器，個位計數單元U2為74LS160十進制計數

21、器，當QDQCQBQA變成1010時，清零端置0，計數器的輸出被置零，又從0000開始，如此重復。十位計數單元U1為6進制，當QDQCQBQA變成0110時，通過與非門把它的清零端置0，計數器的輸出被置零，跳過0110到1001的狀態，又從0000開始，如此就是60進制。 用1HZ的脈沖控制U1的計數，用U1的進位端QCC取非門控制U2的計數，保證U1的QDQCQBQA從1001跳變到0000時，提供給U2一個上升沿脈沖，實現U2的六進制計數。圖3.3.3.1 六十進制計數器二十四進制計數器 時計時電路與分、秒計時電路相比，首先就是觸發信號來源于分計時電路的進位，其計時范圍為0-23

22、。故在前面的基礎上只需修改及時范圍即可。如圖所示，時計數電路由 U3 和 U4 倆部分組成。當時個位 U4 計數為 4，U3 計數為 2 時，兩片 74LS160復零,從而構成 24 進制計數。圖3.3.3.2 二十四進制計數器3.3.4 計時電路設計秒、分計時電路的設計 秒、分計時電路計數周期為60s，觸發信號由秒脈沖信號發生器提供，當計數值為59時，下一次觸發信號輸入時，向前進位并對計數值清零同時開始進入下一個計數周期。使用六十進制計數器組成秒、分計時

23、電路的設計。同時用秒計時電路進位端向分計時電路輸入進位脈沖，組成一個60×60=3600的秒、分計時電路。  圖3.3.4.1 秒、分計時電路設計時計時電路的設計在數字電子時鐘中，時計時時鐘周期都為24h，當觸發信號輸入時，計數器計數1，累計到23后，下一秒開始清零并向前進位，當計數值達到23時，下一個觸發信號輸入時，計數器清零同時開始進入下一個計數周期。時計時電路電路設計原理圖如下 圖3.3.4.2 時計時電路3.3.5 數字時鐘電路設計 數字時鐘系統的組成利用上面的六十進制和二十四進制遞增計數器子電路構成的數字鐘系統如圖所示 圖3.3.5

24、數字鐘電路系統以上電路可完成計時周期為24h，可以準確計時，具有“時”（00-23）“分”（00-59）“秒”（00-59）數字顯示。3.3.6 校時電路數字鐘應具有秒校正、分校正和時校正功能，因此，應截斷秒個位、分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。校正信號可直接取自信號發生器產生的信號；輸出端則與分或時個位計時輸入端相連。開關采用PB-NO系列代替校正按鈕，當其處于斷開狀態時，正常輸入信號可以順利通過，故校時電路處于正常計時狀態；按下開關時，信號通過，校時電路處于校時狀態。校時電路采用開關控制時、分、秒計數器的時鐘信號為校時脈沖以完成校時。如

25、圖，當開關A,B C斷開時，電路進行正常的計時工作；按下A、B、C，就也可以手動校準時、分和秒時間，每次按下開關一次，只改變一個數。其中A是校時開關,B是較分開關，C是校秒開關，按下時，將秒計時器直接置0。考慮到開關電路中到59秒及開始向前進位，故添加反向器，從而實現開關校時電路圖3.3.6.1 校時電路將開關校時加入到時鐘電路中，時鐘出現誤差時，需校準。當數字鐘接通電源或者計時出現誤差時，需要校正時間。校時是數字鐘應具備的基本功能。對校時電路的要求是，在小時校正時不影響分和秒的正常計數；在分校正時不影響秒和小時的正常計數。校時方式有快校時和慢校時兩種，快校時是，通過開關控制，使計數器對1Hz

26、的校時脈沖計數。慢校時是用手動產生單脈沖作校時脈沖下圖所示為校時電路、校分電路和校秒電路。其中A是校時用的開關，B是校分用的控制開關，C為校秒用的控制開關，它們的控制功能下表所示。校時脈沖采用分頻器輸出的1Hz脈沖，當或AB分別為0時可進行快校時。如果校時脈沖由單脈沖產生器提供，則可以進行慢校時。Multisim14.0仿真軟件校時的具體設計方法是：用一個PB-NO開關切換計數功能與校時功能，另一端接計數器的脈沖輸入端，開關按下連接函數發生器這一端便可以校時，置于計數器的進位端便是計時。不校正時間時開關都處于彈開狀態。圖3.3.6.2 開關校時電路3.3.7 整點報時電路應在整點前10 秒鐘內

27、開始整點報時，即當時間在59 分50 秒到59 分59 秒期間時，報時電路報時控制信號。當時間在59 分50 秒到59 分59 秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9 和5，因此可將分計數器十位的Qc 和Qa 、個位的Qd 和Qa及秒計數器十位的Qc 和Qa 相與，從而產生報時控制信號。報時電路可選74LS00、20、32、04、10組合來構成。整點報時的功能要求時，每當數字鐘計時快到整點時發出聲響。由原理可知當分鐘計數到一個周期向前進位時，蜂鳴器開始工作。圖3.3.7 整點報時電路3.3.8 鬧鐘電路利用上邊的二十四進制和六十進制的計數器作為信息的比較源之一，另外利用四片數

28、值比較器74LS85對小時的個位和十位以及分鐘的個位和十位進行比較，如果與設定的時間一樣，則產生輸出信號，利用7440和7404組成的電路驅動蜂鳴器的鳴叫，鳴叫的時間是一分鐘，從*：*：00到*：*：59。假設：要求上午7時59分發出鬧時信號，持續時間為1分鐘。7分59分對應數字鐘的時個位計數器的狀態為（Q3Q2Q1Q0）HI=0111，分十位計數器的狀態為（Q3Q2Q1Q0）M2=0101, 分個位計數器的狀態為（Q3Q2Q1Q0）M1=1001。若將上述計數器輸出為“1”的所有輸出端經過與門電路去控制音響電路，可以使音響電路正好在7點59分響，持續1分鐘后（8點）停響。所以鬧時控制信號z的

29、表達式為Z=(Q2Q1Q0)HI*(Q2Q0)M2*(Q3Q0)M1*M,其中M為上午的信號輸出，要求M=1。用與非門實現可將Z進行變換，即Z=其邏輯電路如圖，74LS20為4輸入二與非門，74LS03為集成電路開路（OC門）的2輸入四與非門，因OC門的輸出端可以進行“線與”，使用時在它們的輸出端與電源+5V端之間應接一電阻RL=3.3。由圖可知在上午7點59分時，音響電路的晶體管導通，則揚聲器發出1KHz的聲音。持續1分鐘到8點整，晶體管因輸入端為0而截止，電路停鬧。指定的時刻發出信號，或驅動音響電路“鬧時”；或對某裝置的電源進行接通或斷開“控制”。不管時鬧時還是控制，都要求時間準確，即信號

30、的開始時刻與持續時間必須滿足規定的要求。圖3.3.8.2 鬧鐘控制電路采用開關的形式控制74LS85的定時輸入與時鐘時間比較，當比較數值一致時產生輸出信號1，蜂鳴器工作，工作時長為1分鐘。如圖所示，采用開關控制方便用戶對鬧鐘時間的設定圖3.3.8.1 鬧鐘設定控制電路第4章 仿真調試基于Multisim14的數字電子鐘的設計實現了基本的時鐘以及對時鐘的校準、定時鬧鐘，整點報時，各個子電路的設計如第三部分子電路設計的結構電路一樣，將各個部分連接在一起的整機連調的電路圖在multisim14.0平臺上進行仿真。Multisim14.0是一個電路原理設計、電路功能測試的虛擬仿真軟件，其元器件庫提供數

31、千種電路元器件供實驗選用，同時也可以新建或擴充已有的元器件庫。有超強板級的模擬/數字電路板的設計工作。它包含了電路原理圖的圖形輸入、電路硬件描述語言輸入方式，具有豐富的仿真分析能力。Multisim14.0軟件進行設計仿真分析的基本步驟為:設計創建仿真電路、原理圖電路圖、選項的設置、使用仿真儀器、設定仿真分析方法，啟動Multisim14.0仿真。仿真分析開始前可雙擊儀器圖標打開儀器面板。準備觀察被測試波形。按下程序窗口右上角的啟動停止開關狀態為1，仿真分析開始。若再次按下，啟動停止升關狀態為0，仿真分析停止。電路啟動后，需要調整示波器的時基和通道控制，使波形顯示正常。在Multisim14.

32、0軟件中，根據數字鐘的總電路圖，設置函數發生器的頻率為1Hz，把A開關和B開關都接到與非門的那端，再運行就可以讓數字鐘自行計數了。如果運行的太慢可以適當調節函數發生器的頻率。如果把A開關接到函數發生器上，就是對小時進行校正，如果把B開關接到函數發生器上那就是對分進行校正。小時的計數是從01到12，不是從00到11，但在校正小時位時初始狀態仍為00。振蕩器的仿真可以直接運行，然后用示波器觀察現象便可。直流穩壓電源的仿真中可以看到用萬用表測量出關鍵點的電壓5.123V。用示波器A通道和B通道分別顯示整流濾波后電壓UI的波形和穩壓輸出電壓UO的波形，從示波器顯示窗口可以看出：上面一條鋸齒波曲線為UI

33、波形，下面一條線為UO波形。如果以上設計的電路通過模擬仿真分析，不符合設計要求，可通過逐漸改變元器件參數，或更改元器件型號，使設計符合要求，最終確定出元器件參數。并可對更改的電路立即進行仿真分析，觀察虛擬結果是否滿足設計要求。4.1時鐘顯示4.1.1 時鐘顯示完整的00:00:004.1.2 時鐘完整顯示01:00:004.1.3 時鐘完整顯示23:59:594.1.4 仿真開關校準“秒”電路4.1.5 仿真開關校準“分”電路4.1.6 仿真開關校準“時”電路4.2 整點報時4.2.1 07:59:5007:59:59報時當時鐘跳變到07:59:50時，整點報時控制電路蜂鳴器接通，整個過程持續

34、10秒，至07:59:59時停止。圖4.1.1.1 報時開始圖4.1.1.2 報時結束4.3 鬧鐘電路4.3.1 7:59:00鬧鐘設定當時鐘跳變到7:59:00時，鬧鐘控制電路蜂鳴器接通，模擬鬧鐘響鈴，整個過程持續1分鐘，至8:00:00時停止。4.3.3.1 鬧鐘開始4.3.3.2 鬧鐘結束第5章 結論本次數字電子技術課程設計選作了數字電子時鐘的控制電路設計，課題要求設計一個數字時鐘電路，實現顯示時間、調整時間、整點報時、鬧鈴提醒等功能。設計過程中采用在電腦的電路模擬軟件上設計電路圖，并在電腦上調試出正確結果，進行記錄并在最后將自己的實驗做成報告上交的形式開展。根據這次要求的各項任務指標，

35、啟動時鐘后，時鐘可以進行正常的時間按秒增加時鐘可以正常顯示信息，時鐘的進制正常，秒與分之間，分與時之間均為六十進制，當表示小時的部分為24時全體清零，具備整點報時功能，顯示時間為整點時應當有響鈴提示，具備鬧鈴功能，當時間達到預設時間時應當有響鈴提示。在仿真實驗中，通過對74LS160為主的一系列芯片進行級聯與組合，設計得到的電路在軟件上仿真模擬完全達到了設計要求。控制電路的仿真和性能測試是在Multisim 14軟件上進行的，實驗結果非常正確和明顯。 對強化學生的數字電子技術的知識水平，提高學生的自主思考自主設計自主實踐能力，以及讓學生提升對報告規范性的認識很有幫助。由震蕩器、秒計數器、分計數

36、器、時計數器、顯示數碼管設計了數字時鐘電路，經過仿真得出較理想的結果，說明電路圖及思路是正確的，可以實現所要求的基本功能：計時、顯示精確到秒、時分秒校時、整點報時和鬧鐘的功能。調試時有的器件在理論上可行，但在實際運行中就無法看到效果，所以得換不少器件，有時無法找出錯誤便更換器件重新接線以使電路正常運行。Multisim14.0軟件有時會出問題，在理論上可行的電路在調試中未必能顯示出來，這就需要耐心、仔細地分析和解決問題，不斷地嘗試才能得出正確的答案。第6章 利用Multisim14.0仿真軟件設計體會通過對軟件Multisim14.0的學習和使用，進一步加深了對數字電路的認識。在仿真過程中遇到

37、許多困難，但通過自己的努力和同學的幫助都一一克服了。首先，連接電路圖過程中，數碼管不能顯示，后經圖形放大后才發現是電路斷路了。其次，布局的時候因元件比較多，整體布局比較困難，因子電路不如原電路直觀，最后在不斷努力下，終于不用子電路布好整個電路。調試時有的器件在理論上可行，但在實際運行中就無法看到效果，所以得換不少器件，有時無法找出錯誤便更換器件重新接線以使電路正常運行。在整個設計中，74LS160的接線比較困難，反復修改了多次，在認真學習其用法后采用歸零法和置數法設計出60進制和24進制的計數器。同時，在最后仿真時，預置的頻率一開始用的是1hz，結果仿真結果反應很慢，后把頻率加大，這才在短時間內就能看到全部結果。總之，通過這次對數字時鐘的設計與仿真，為以后的電路設計打下良好的基礎，一些經驗和教訓，將成為寶貴的學習財富。參考文獻1、 Multisim的用戶手冊2.李景宏，馬學文電子技術實驗教程，沈陽：