1、SOI技術的抗輻照能力報告SOISOI技術的抗輻照能力報告技術的抗輻照能力報告目錄目錄1關于關于 SOISOI抗輻照技術的可行方案抗輻 照技術的可行方案3 2 2 SOISOI技術簡介技術簡介.4 2.1SOI技術的定義 4 2.2 SOI技術的特點4 3 3 SOISOI技術的研究現狀技術的研究現狀.7 3.1常用的四種抗輻射材料.73.2 SOI技術的應用7 3.3 SOI技術國際主流公司 8 3.4 SOI 產業聯盟9 3.5國內SOI技術研究.9 3.6 SOI技術的市場份 額10 4 4空間輻射問題空間輻射問題10 4.1航天器面臨的輻射環境.10 4.2電子元器件所受到的輻射效應.

2、12 5 5SOISOI抗輻照技術抗輻照技術.13 5.1 SOI技術的抗輻射指 標13 5.2 SOI器件實例13 5.3 SOI技術和體硅 CMOS 技術兩種技術抗輻射能力的對比14 5.4 SOI不加固的抗輻照性能14 5.5體硅不進行抗輻射加固的抗輻照性能.15 5.6目前國內 SOI技術的工藝水平.16 5.6.1 0.8um 工藝芯片的集成 度16 5.6.2 0.8um 工藝與 0.18um 工藝集成度的差異 17 6 6STISTI側溝道隔離技術側溝道隔離技術.17 6.1隔離的目的.17 6.2隔離技術的要求.18 6.3常見的隔離工藝技術 .186.4 LOCOS 隔離技術

3、 18 6.5改進的 LOCOS 結構隔離技 術.20 6.6 STI隔離技術22 1關于關于 SOISOI抗輻照技術 的可行方案抗輻照技術的可行方案國內現有四家做抗輻照方面研究的單位 （1）七七一所目前在抗輻照芯片開發方面，工藝比較落后； (2)七七二所用體硅進行抗輻照加固做了 一批抗輻照芯片， 采用0.18um工藝，在中芯國際流片， 抗輻照指標達不到 航天水平，只有一款芯片投入了實際應 用，最近由了問題； 而且芯片封裝僅有 391個引腳。(3)58所采用0.5um SOI技術生產抗輻照芯片， 集成 度只 有20到30萬門，頻率只能到10到20 MHz，但是 芯片封 裝能達到1000多個引腳

4、。(4)中科院微電子所采用 0.18um SOI技術生產抗輻照 芯片，正在做幾款 SOI芯片，最近有一款4M的存儲器已經研發 成功，集成了 1200萬個晶體管，抗輻照總劑量 水平為300 Krad ,無單粒子閂鎖效應， 抗單粒子翻轉比體硅 好，具體指標待論證。集成度在 300萬門以上沒有問題，頻率 能達到40到 50 MHz ,采用上海宏力公司的生產線。經過竇老師的調查研究和實地考察，結合我們組所做的 一些調 研，得由了關于 SOI抗輻照技術的可行方案，如下 采用中科院微電子所的技術和宏力公司的生產線來生產 SOI抗 輻照芯片，SOI晶圓從上海新傲公司買或者從國外 頭。2 2 SOISOI技術

5、簡介技術簡介 2.12.1 SOISOI技術的 定義技術的定義SOI技術是指在硅襯底上嵌入絕緣體埋層，再在埋層上生長單晶硅薄膜的材料制備技術SOI是英文Silicon On Insulator的縮寫，指的是絕緣層上的硅。SOI技術是指在絕緣層上形成一層具有一定厚度的單晶 半導體 硅薄膜的材料制備技術。SOI材料可實現完全的介質隔離，與由 PN結隔離的體 硅相比，具有無閂鎖、高速率、低功耗、集成度高、耐 高 溫等特點，在便攜式電子產品、航天、衛星通訊等領域均受 到普 遍重視，被稱為 “21世紀的微電子技術”。SOISilicon-On-Insulator字面意思是絕緣體上硅，可以理 解 為一種特

6、殊結構的硅材料。而SOI技術卻包含非常豐富的內容。SOI技術也包括材料、器件和集成電路制造技術。2.22.2 SOISOI技術的特點技術的特點 SOI技術作為 一種全介質隔離技術，有著許多體硅技術不可比擬的優越性。在SOI技術中，器件僅制造于表面很薄的硅膜中，器 件與襯底之間由一層隱埋氧化層隔開，正是這種獨特的結構使 得SOI技術具有了體硅器件所無法比擬的優點。SOI CMOS器件具有功耗低、抗干擾能力強、集成密度 高（隔離面積小） 、速度高（寄生電 容小）、工藝簡單、 抗輻照能力強，并徹底消除了體硅 CMOS器件的 寄生閂鎖 效應等優點。隨著SOI頂層硅膜厚度減薄到全耗盡工作狀 態（硅膜 厚

7、度小于有效耗盡區寬度）時，全耗盡的 SOI器件將比傳 統SOI器件具有更優越的特性， 這種全耗盡 SOI結構更適 合于高性 能ULSI和VHSI電路。綜合來說，SOI器件和電路主要具有如下特 點（1）抗 輻照特性好SOI技術采用全介質隔離結構，徹底消除 了體 硅CMOS電路的閂鎖latch-up效應，且具有極小的 結面積， 因此具有非常好的抗軟失效、瞬時輻照和單粒子（a粒子）翻轉能力。（2）功耗低功耗包括靜態功耗和動態功耗兩部分，其 中靜態 功耗Ps依賴于泄漏電流和電源電壓，即， L P DD V LDD PsIV在全耗盡SOI器件中，陡直的亞閾值斜率接近理想水平，泄漏電流很小，靜態功耗很小；

8、動態功耗由電容C、工A P作頻率f及電源電壓決定，在全耗盡 DD V 2 ADD PCfVSOI電路中，結電容降低且具有極小的連線電容，因此動態功耗也大大降低。（3）速度高全耗盡 SOI器件具有遷移率高（器件縱向 電場小，且反型層較厚，使表面散射作用降低）、跨導大、寄生電 容小（寄生電容主要來自隱埋二氧化硅層電容，遠 小于體 硅MOSFET中的電容，它不隨器件等比例縮小而改 變，且SOI的結電容和連線電容都很小） 等優點，因而SOI CMOS器件具有極好的速度特性，這一優勢隨著ULSI技 術向深 亞微米水平發展，變得越來越突生。因寄生電容小而導致電路速度提高這一特點在由部分耗盡層所制備的電路中

9、也同樣存在。(4)特別適合于小尺寸器件全耗盡SOI器件的短溝道效應 較小，不存在體硅 CMOS電路的體穿透問題，能自 然形成 淺結，泄漏電流較小，亞閾值曲線陡直，所有這些 都表明 全耗盡SOI結構特別適合于超深亞微米器件。(5)集成密度高 SOI電路采用介質隔離，它不需要制 備體硅CMOS器件所需要的阱等復雜隔離工藝，器件最小 間隔僅 僅取決于光刻和刻蝕技術的限制，集成密度大幅度 提高。(6)特別適合于低壓低功耗電路在體硅CMOS集成電路中，由于體效應的作用，降低電源電壓會使結電容增加， 驅動 電容減小，導致電路速度下降；而在薄膜全耗盡SOICMOS集成電路中，這兩個效應都很小，低壓全耗盡SO

10、ICMOS電路與相應的體硅電路相比具有更高的速度和更小 的功耗，更適于低壓低功耗集成電路。(7)成本低一般認為，SOI是一種理想的 ULSI技術， 只是成本較高。實際上這是一種誤解，SOI技術除襯底材料比 體硅材料 價格高之外，其他成本均低于體硅。SOI CMOS電路的制造工藝比典型體硅工藝至少少用三塊掩模版，減 少1320的工序；由于電路尺寸縮小，相同電路的芯片面積可降低 1.8倍，浪費的面積可減少30以上。由此可見，SOI結構能有效地克服體硅材料的不足，充 分發揮 硅集成技術的潛力，它在高性能ULSI、VHSI、高壓、高溫、抗輻照、低壓低功耗、存儲器及三維集成等領域均有極其廣泛的應用。3

11、3 SOISOI技術的研究現狀技術的研究現狀 3.13.1常 用的四種抗輻射材料常用的四種抗輻射材料（1）硅材料體硅CMOS器件在輻照環境下性能變化主要體現在閾值電壓（VT）飄移；跨導（Gm）下降；靜態漏電流 增大等。但進行特定的電路抗輻射加固后也能夠適用一般 輻照 環境。（2） SOS材料藍寶石上外延硅，抗輻射能力和低功耗 特性理 想，但是晶片易碎，成品率低，成本高，用于特殊 輻照環境。（3） GaAs材料速度比其他材料高 510倍，抗總劑量 輻照能 力強，在軍用領域受到高度重視。（4） SOI材料抗輻照能力與 SOS器件相當，但成本比 SOS器件低得多，將逐漸取代 SOS材料。3.23.2

12、 SOISOI技術的應用技術的應用 SOI技術的應 用主要有三方面（1）高端產品32nm及以上的微處理器等高端產品，如AMD的羿龍、速龍、閃龍系列 CPU, IBM 的 Power系列CPU等；（2）抗輻照，高溫器件，高壓器件 等高性能專用電路，如中國科學院上海冶金研究所傳感技術國家重點實驗室研制的高溫壓力傳感器等；（3）光電子，微機械等，如光波導、光開關、光耦合器、光分 波器、 光復用器等硅基集成光電器件，這是因為SOI導波 層的硅和包層的二氧化硅折射率差別非常大（分別為3.45和1.46）,由他們組成的波導對光的限制很強，所以 SOI結 構中波導包層可以很薄（只要大于0.2um） o當前，

13、SOI電路和器件的一個主要應用是空間及軍事電 子領域， 主要利用它較強的抗輻射能力。與體硅電路相比，SOI電路的抗輻 照強度提高了 100倍。3.33.3 SOISOI技術國際主流公司技術國際主流公司 在SOI材料制作方面，國際上主要有美國的舊IS公司和法國的SOITEC公司，他們分別采用采用 SIMOX技術和 SMARTCUT 技術制 作 SOI材料。在抗輻照 SOISOSCMOS集成電路制造方面，主要有美 國的 Harris公司和美國的 Honeywell公司。在高性能SOI CMOS集成電路制造方面，主要是以美 國AMD、IBM公司為代表。美國TI公司也在主流的模擬集成電路中采用了 SO

14、I技術這些標志著 SOI技術真正進入產業領域。3.43.4 SOISOI產業聯盟產業聯盟SOI產業聯盟成立于2007年10月，電子行業各個領域在全世界領先的19家公司都在其中，包括 AMD , IBM , ARM , Cadence,三 星、 臺積電等。2008年，NVIDIA 公司也加入其中。現在，以上各公 司都有相應的采用SOI技術的產品面市，有的甚至全面采用了SOI技術生產產品。IBM 和AMD 等公司是 SOI技術的主要推動者。IBM 公司用SOI技 術制造的 AS/400服務器，比當時 的高端機型的速度快由4倍；還開 發了 90nm45nm線寬SOI技術；Power系列CPU均采用S

15、OI技術生 產。AMD將SOI技術一直到所有 PC處理器中，是目前全 球最大的SOI材料消費者。其羿龍、速龍、閃龍等系列CUP芯片均采用 45nm或65nm SOI 技術。3.53.5 國內國內 SOISOI技術研究技術研究 國內一些 單位在SOI材料和SOI電路的研制上做過一些工作，如中國科學院上海微系統與信息技術研究所、中國科學院微電 子研 究所等，但和國外仍有較大差距。現在上海新傲科技有限公司已可以提供商業化的SOI材料。中國科學院微電子研究所九五”期間 承擔國家攻關項目亞微米CMOS/SIMOX 器件和電路的研究”，開展 了部分 耗盡PD和薄膜全耗盡FDSOI CMOS器件工藝和相關電

16、路 的研制。研制成功0.8以mtr耗盡SOI 101級環形振蕩器，在3V 電壓 下門延遲為 69ps/門。研制由4Kbit靜態隨機存儲器 SRAM。隨后 該所研制成功 SOI/CMOS 64Kbit靜態隨機存儲器SRAM ,抗 丫總劑 量達到1 MradSi ,抗單粒 LET值大于 59 MeV cm2/mg 無翻轉。十一五”國家科技部也有很多關于SOI技術的課題。3.53.6 SOISOI技術的市場份額技術的市場份額市場調研公司 VLSI Research近日指由，2007年SOI技術銷售 額為6.54億美元，增速放緩至 6%。與此相比，2004年至2006年SOI銷售額增長均超過46%。從

17、面積來看，2007年SOI晶圓需求量 占硅晶圓需求總 量的1.4%。VLSI表示，未來五年 SOI市場的年均 復合增長率 (CAGR)預計為11%,到2012年，SOI市場銷售額將達 11億美元。4 4空間輻射問題空間輻射問題4.14.1航天器面臨的輻射環境航天器面臨的輻射環境航天器在空間中面臨著嚴酷的輻射環境，輻射源包括銀河宇宙射線輻射、太陽耀斑輻射和地球輻射帶輻射等。如圖1和圖2所示 圖1航天器面臨的輻射環境圖2空間輻射來源的分類 4.24.2電子元器件所受到的輻射效 應電子元器件所受到的輻射效應電子元器件所受到的輻射效應主要包括 (1)輻照總劑量當器件持續受到電離輻射(如X射線、丫射線等

18、)時，會產生總劑量輻射效應。(2)單粒子擾動效應 A.單粒子翻轉(SEU)當一個宇 宙射線中的重核粒子、a粒子等高能粒子入射到器件中時，對于邏輯器件或 存儲器會引起單粒子翻轉；B.單粒子閂鎖(SEL)當一個宇宙射線中的重核粒子、a粒子等高能粒子入射到器件中時，對于CMOS器件會 產生單粒子閂鎖，可 能會造成器件的永久損傷。(3)瞬時輻照劑量率在莫些情況下，如日輝等，在很 短時間 內會積累大劑量的能量，產生瞬時輻射效應。電離輻射對集成電路芯片的影響主要是在硅片中產生 電荷和缺 陷，從而引起器件的閾值電壓漂移，跨導降低， 亞閾值電流增大， 低頻噪聲增大。這些效應會使微電子元器件及集成電路的性能衰減

19、，由現邏輯錯誤或永久性損壞，嚴重影響電子系統的可靠性，甚至完全不能工作因此，對于航天器來說，輻照加固是一個關鍵問題。5 5 SOISOI抗輻照技術抗輻照技術5.15.1 SOISOI技術的抗輻射指標技術的抗輻射指標SOI技術的抗輻射指標如下抗輻射 SOI技術主要針對空間應用輻射環境，具抗輻射指標如下(1)抗總劑量能力優于 1 M radSi, (2)抗輻射劑量率能力優于rads/s 12 10 2 SiO (3)單粒子翻轉率小 于 errors/bit day。11 10 5252 SOISOI器件實例器件實例 實例1國產 SOI工藝1750A微處理器是國產新型的16位航天 用微處理器，LET

20、閾值L067MeV cm2/mg ,屬于抗單粒子效應 能力較強的器件。實例2國產128K SOI SRAM 其翻轉LET閾值大于 61.8MeV cm2/mg。實例3 ARM 公司公布了一款 45納米 SOI測試芯 片，經測試， 相較于采用傳統的體硅工藝(bulk process) 進行芯片制造，該測試芯片顯示由最高可達 40的功耗節省 的可能性。此次發布的結果證實了在為高性能消費設備和移動應用設計低功耗處理器時，SOI是一項取代傳統體效應工藝的 可行技術。實例4ThomsonCSF公司針對軍事與空間抗輻照應用，開發 了商品化的 CMOS/SOI電路包括 SRAM、A/D 轉換 器等。實例5H

21、oneywell公司商品化的 HX6156系列產品主 要用于航 空航天及軍工電子領域，其抗輻照總劑量水平達 到IMrad Si , 抗劑量效率水平達到 radSi /s,在 3.3V 工 作電壓下，其功耗 11 10為0.14mW/Gate/MHz ;當電壓為 2.5V 時，其功耗為 0.08mW/Gate/MHz。5.35.3 SOISOI技術和體硅技術和體硅CMOSCMOS技術兩種技術抗輻射能力的對比技術兩種技術抗輻射能力 的對比下表是SOI技術和體硅CMOS技術兩種技術抗輻 射能力的對比 表1兩種技術的抗輻射特性工藝電源電壓/V總劑量/rad（Si ）劑量率翻轉/radSi/s單粒子翻轉

22、閾 值 / （ MeV- cm2/m g） 閂鎖 CMOS6R （體硅 CMOS ） 5.01M101140無 從上表中可以看由SOI技術于標準體硅技術相比，電源電壓更 低（功耗更低），總劑量輻射不相上 下（SOI也需要抗總劑量輻射 加固），劑量率翻轉指標大很 多，抗單粒子翻轉能力更強，無閂鎖 效應。5.45.4 SOISOI不加固的抗輻照性能不加固的抗輻照性 能SOI技術是抗輻射IC有效的加固技術。SOI與深槽可組成全介 質隔離技術。這種隔離結構具有極強的閉鎖抑制能力、極好的抗瞬時擾動的特性、良好的抗中子損傷特性和良好的長期電離損傷控制 能力、很高的抗瞬時劑量率能力中科院半導體所論文 8種S

23、RAM芯片的最低 LET閾 值高于 25MeV cm2, mg-1 ,其中，Harris公司的 256K 產 品的翻轉閾值超 過100 Mev . Cm2 mg-1。中科院半導體所國產128K SOI SRAM 經加固后，具翻轉 LET 閾值大于 61.8MeV cm2/mg。三維結構（一種加固方法）加固的 SOI器件抗總劑量 輻照能力 比未加固的器件高 3-4個數量級，達到 3M rad。結論SOI的結構特點是使用它制作的器件具有更好的 抗單粒 子反轉和抗 丫輻射性能；可以實現集成電路中元件 的絕緣隔離，徹底消除體硅 CMOS電路中的寄生閉鎖效應；北大微電子所由版的 SOI技術及其應用中明確

24、說，SOI 器件的抗總劑量輻射能力不如體硅CMOS。5.55.5體硅不進行抗輻射加固的抗輻照性能體硅不進 行抗輻射加固的抗輻照性能元素半導體有錯、硅、硒、硼、礎、鑲等。50年代，銘在半導 體中占主導地位，但 錯半導體器件 的耐高溫和抗輻射性能較差，到 60年代后期逐漸被硅材料 取代。用硅制造的半導體器件，耐高溫和抗輻射性能較好，特別適宜制作大功率器件。因此，硅已成為應用最多的一種增導體材料，目前的集成電路大多數是用硅材料制造的其中礎化錢是制造微波器件和集成電路的重要材料。碳化硅由于其 抗輻射能力強、耐高溫和化學穩定性好， 在航天技術領域有著廣泛的應用。硅CMOS器件在輻照環境下性能變化主要體現

25、在閾值 電壓 (VT)飄移；跨導(Gm)下降；靜態漏電流增大等。未經輻照加固的 CMOS電路，其抗輻照能力較低，一 般只達到 10005000 rad (Si)。中科院半導體所論文商用體硅SRAM的抗單粒子翻轉(Single Electron Upset , SEU)水平相對較低，IDT7164 的 單粒子翻轉 LET閾值小于25MeV cm2/mg ,另一款SRAM 產品IDT6116 的單粒子翻轉 LET閾值約為 3.0 MeV , cm2/mg。結論體硅不進行抗輻射加固的抗輻照性能較低，根據具 體的器件各有不同，抗輻照總劑量大概在幾Krad;而抗單粒子翻轉在幾 MeV- cm2/mg至1

26、J 25 MeV- cm2/mg不等；還 存在單粒子閂鎖的風險。5.65.6目前國內目前國內SOISOI技術的工藝水平技術的工藝水平 5.6.15.6.1 0.8um0.8um工藝芯片的集成度工 藝芯片的集成度 2003年，中科院半導體研究所研制的部分 耗盡SOI 64K靜態存儲器版圖面積為6.84.7平方mm,集成度44萬晶體管。2007年，中國科學院半導體研究所研制的抗輻射128kb PDSOI SRAM 的版圖繪制是完全定制的層次化設計，其最終版圖如圖 5所示，芯片達到100萬晶體管規模.芯 片的加工在中電集團 58所進行，采 用0. 8 m CMOS/SOI 工藝，125mm SIMO

27、X SOI基片，淺槽隔離，3層金屬布線.電 路一次流片成功.芯片采用 28Pin雙列直插封裝 DIP.結 論集成度為幾十萬晶體管到幾百萬晶體管不等。5.6.25.6.2 0.8um0.8um 工藝與工藝與 0.18um0.18um 工 藝集成度的差異工藝集成度的差異下表列由了奔騰系列CPU的工藝、頻率、性能、功耗等I486采用0.8um工藝， 集成度120萬個晶體管。199180586 奔騰 60-166MHz,0.8um 工藝，310 萬晶體 管Pentium 4采用0.18工藝，集成度 4200萬個晶體管。四川南山之橋微電子有限公司的華夏網芯路由交換 核心芯 片集成度也達到了1400萬門采

28、用 0.18um CMOS工藝實現。結論相差大約一個數量級（10倍）。6 6 STISTI側溝道隔離技術側溝道隔離技術6.16.1隔離的目的隔離的目的完整的電路是由分離的器件通過特定的電學通路連接起來的，因此在集成電路制造中必須能夠把器件隔離開來，這些器件隨后還要能夠互連以形成所需要的特定的電路結構。隔離不好會造成漏電、擊穿低、閂鎖效應等。因此隔離技術是集成電路制造中一項關鍵技術。6.26.2隔離技術的要求隔離技術的要求隔離區域的面積盡量要小 表面盡量平坦，臺階要小制造過程中不增加缺陷（柵氧完整性，二極管漏電）器件特性不變（短溝道效應）工藝復雜度盡量要小，并和先前以及未來的工藝兼容。6.36.

29、3常見的隔離工藝技術常見的隔離工藝技術結隔離（多用在雙極） 局部硅氧化隔離 LOCOS （全稱是Local Oxidation of Silicon ） （多用在亞微米以前的工藝）基于LOCOS 的技術，如 PBL （Poly buffered LOCOS、PELOX 等。溝槽隔離（trench refill ）,淺溝槽隔離（STI） 6.46.4 LOCOSLOCOS隔離技術隔離技術 0.5微米以上的 MOS 工藝器件之間的場氧隔離一般采用 LOCOS結構，它具有制 作簡單的特點，在 30.6以m的工藝中被廣泛采用，缺點是隔離區會形成鳥嘴，減小了有源區的有效長度。LOCOS結構的制作過程是利

30、用 SiN薄膜掩蔽氧化層 的特點，先在器件的有源區 覆蓋一層 SiN,接著在暴露的 隔離區場區通過濕氧氧化生長一層較厚的氧化層，最后去除SiN層，形成有源區，在有源區中制作器件。LOCOS的工藝流程示意圖如下圖3 LOCOS的工藝流程示意圖 鳥嘴的尺寸可以通過增加氮化硅厚度和減少有 源區氧化層厚度的方法來減小，但是這樣做會增加應力，導致缺陷增加從器件的 角度分析，鳥嘴的存在具有兩個重要的影響 (1)氧化層侵蝕導致器件的有效寬度減小，從而減小了晶 體管的驅動電流。(2)場氧化導致場注入劑擴散到有效區域的邊緣。鳥嘴的SEM示意圖圖4鳥嘴的SEM示意圖 LOCOS的其他缺點還包括白帶效應和Kooi氮化效應。白帶效應是指在氮化物的邊緣下，硅表面上形成氮氧化 合物的情況。白帶效應是由 Si3N4與周圍高溫高濕環境相互作用而 引起的，二者相互作用的結果是生成NH3并擴散到Si/SiO2 表面。這些氮化 物在有源區周圍呈現為白色的條帶狀，這會使 后面形成的有源區中 熱氧化層擊穿電壓的下降。場氧減薄效應是指隨著線寬的較小，隔離的區域也越來 越小， 沒有足夠的面積來使硅充分氧化，所以就造成場氧 減薄。線寬越小， 這種效應越明顯。6.56.5改進的改進的 LOCOSLOCOS 結構隔離技術結 構隔離技術 隨著器件尺寸的縮小，溝道