1、一、論述高速數(shù)據(jù)采集系統(tǒng)的電磁兼容性（EMC設(shè)計(jì)。主要考慮因素：射頻干擾問(wèn)題，差模輻射，共模輻射，電源去耦，連線端接，接地 技術(shù)，模擬/數(shù)字混合系統(tǒng)，PCBS計(jì)。可能產(chǎn)生的影響、問(wèn)題解決方法、注意事項(xiàng)等。答：電磁兼容（EMC是指設(shè)備或系統(tǒng)在其電磁環(huán)境中符合要求運(yùn)行并不對(duì)其環(huán)境中的任何設(shè)備產(chǎn)生 無(wú)法忍受的電磁騷擾的能力。EMC包括兩個(gè)方面的要求：一方面是指設(shè)備在正常運(yùn)行過(guò)程中對(duì)所在環(huán)境產(chǎn)生的電磁騷擾不能超過(guò)一定的限值；另一方面是指器具對(duì)所在環(huán)境中存在的電磁騷擾具有一 定程度的抗擾度，即電磁敏感性（Electromagnetic Susceptibility ,即EMS換句話說(shuō)，即設(shè)備不會(huì)由于受到

2、同一電磁環(huán)境中其他設(shè)備的電磁干擾而導(dǎo)致不允許的性能降低或失效；同時(shí)，設(shè)備也 不會(huì)使同一電磁環(huán)境中其他設(shè)備因受其電磁干擾而導(dǎo)致不允許的性能降低或失效。 以下是從不同角度對(duì)電磁兼容性的討論：1 .射頻干擾就是電磁波所帶來(lái)的干擾.防止射頻干擾最佳的方法是保證層間布線盡量短，避免產(chǎn)生額外的諧振回路。短的連線能減小電感阻抗、縮短信號(hào)傳輸延時(shí)。2 .差模輻射：應(yīng)減小電流幅度I,減小信號(hào)頻率及其諧波，加大數(shù)字信號(hào)上升/下降沿tr ,減小環(huán)面積S ,將信號(hào)線緊挨接地線。3 .共模輻射：共模電流會(huì)產(chǎn)生很強(qiáng)的輻射，對(duì)周圍的電路形成輻射性干擾，盡量減小激勵(lì)此天 線的源電壓，即地電位；提供與電纜串聯(lián)的高共模阻抗，即加

3、共模扼流圈；將共模電流旁路到地。4 .電源去耦：一個(gè)電路的各個(gè)單元共用同一電源供電，為了防止各單元之間的耦合，需加去耦 電路。造成耦合的原因有：數(shù)字電路一一在電平翻轉(zhuǎn)時(shí)的瞬間會(huì)有較大的電流，且會(huì)在供電線路上 產(chǎn)生自感電壓。功率放大電路一一因電流較大，此電流流過(guò)電源的內(nèi)阻和公共地和電源線路時(shí)產(chǎn)生電壓，使得電源電壓有波動(dòng)。高頻電路一一電路中有高頻部分因輻射和耦合在電源上產(chǎn)生干擾。應(yīng) 設(shè)計(jì)較小的電流回路具有更低輻射。5 .接地技術(shù)：數(shù)字和模擬地要采用單點(diǎn)星形連接且靠近電源。6 .對(duì)于*II擬/數(shù)字混合系統(tǒng)，主要措施有抑制地線干擾， 總原則是數(shù)字電路與模擬電路分開(kāi)接地， 對(duì)微弱模擬量電路實(shí)行全面覆蓋的

4、電磁屏蔽，采用直流隔離措施。7 .PCB設(shè)計(jì)：PCB板設(shè)計(jì)的開(kāi)始階段就是層的設(shè)置，層設(shè)置不合理可能產(chǎn)生諸多的噪聲而形成電磁干擾和自身的 EMC'可題，所以合理的層布局對(duì)電磁兼容性而言是十分重要的。PCB板層由電源層、地線層和信號(hào)層組成。層的選擇、層的相對(duì)位置以及電源、地平面的分割、PCB板的布線、信號(hào)質(zhì)量、接口電路的處理等都對(duì) PCB雙白EMC旨標(biāo)起著至關(guān)重要的作用，也直接影響到整臺(tái)電子產(chǎn)品的電 磁兼容性。根據(jù)電源、地的種類、信號(hào)線的密集程度、信號(hào)頻率、特殊布線要求的信號(hào)數(shù)量、周邊 要素、成本價(jià)格等方面的綜合因素來(lái)確定PC時(shí)的層數(shù)。要滿足EMM嚴(yán)格指標(biāo)并且考慮制造成本 ，適當(dāng)增加地平面

5、是 PCB的EMCS計(jì)最好的方法之一。對(duì)電源層而言，一般通過(guò)內(nèi)電層分割能滿足多種 電源的需要，但若需要多種電源供電，且互相交錯(cuò)，則必須考慮采用兩層或兩層以上的電源平面。對(duì)信號(hào)層而言，除了考慮信號(hào)線的走線密集度外，從EMC勺角度，還需要考慮關(guān)鍵信號(hào)（如時(shí)鐘、復(fù)位信號(hào)等）的屏蔽或隔離，以此確定是否增加相應(yīng)層數(shù)。對(duì)PCB板進(jìn)行空間分割的目的是為了降低PCB上不同類型的元器件之間互相干擾?？臻g分割的實(shí)施方法就是對(duì)元器件進(jìn)行分組，可以根據(jù)電源電壓高低、數(shù)字器件或模擬器件、 高速器件或低速器件以及電流大小等特點(diǎn)，對(duì)電路板上的不同電氣單元進(jìn)行功能分組，每個(gè)功能組的元器件彼此被緊湊地放置在一起以便得到最短的線

6、路長(zhǎng)度和最佳的功能 特性。高壓、大功率器件時(shí)，與低壓、小功率器件應(yīng)保持一定間距，盡量分開(kāi)布線。三、選擇一種專用的A/D轉(zhuǎn)換器，介紹其機(jī)構(gòu)、特點(diǎn)、應(yīng)用場(chǎng)合、工作原理、基本工作 模式、時(shí)序以及微機(jī)數(shù)據(jù)采集接口電路，設(shè)計(jì)應(yīng)用實(shí)例與同題。答：積分式A/D: ICL7135,它是4位雙積分A/D轉(zhuǎn)換芯片，以轉(zhuǎn)換輸出土 20000個(gè)數(shù)字量，STB選 通控制的BC加輸出，微機(jī)接口十分方便。特點(diǎn)：ICL7135具有精度高（相當(dāng)于14位A/D轉(zhuǎn)換），格低的優(yōu)點(diǎn).其轉(zhuǎn)換速度與時(shí)鐘頻率相關(guān)， 每個(gè)轉(zhuǎn)換周期均有：自校準(zhǔn)（調(diào)零），正向積分（被測(cè)模擬電壓積分）,反向積分（基準(zhǔn)電壓積分）和過(guò)零 檢測(cè)四個(gè)階段組成，其中自校準(zhǔn)

7、時(shí)間為10001個(gè)脈沖，正向積分時(shí)間為10000個(gè)脈沖，反向積分直至電 壓到零為止（最大不超過(guò)20001個(gè)脈沖）。故設(shè)計(jì)者可以采用從正向積分開(kāi)始計(jì)數(shù)脈沖個(gè)數(shù)，到反向積分為零時(shí)停止計(jì)數(shù)。將計(jì)數(shù)的脈沖個(gè)數(shù)減 10000,即得到對(duì)應(yīng)的模擬量。ICL7135為DIP28封裝，芯片互 2625 紅 亙2115UNDERRAHGEOVEFtRAIMGESTROBE： rfFTDIGITAL GNDPOLCLOCK INBUSY(LSD) DID2D3D4(MSB) 0SB4引腳排列如圖1所示：REFERENCE AtlALOG COMMOHINT OUTAZ IN BUFF OUT REF CAP - R

8、EF CAP +IN LO IN HIV+ (MSD) D5 (LS0)B2圖1 ICL7135引腳ICL7135引腳功能及含義如下：與供電及電源相關(guān)的引腳（共7腳）：-V:ICL7135負(fù)電源引入端，典型值-5V,極限值-9V ; +V:ICL7135正電源引入端，典型值+5V,極限值+6V; DGNDB：字地，ICL7135正，負(fù)電源的低電平基準(zhǔn)； REF:參考電壓輸入，REF的地為AGNDH腳，典型值1V,輸出數(shù)字量=10000ms； （VIN/VREF） AC:模擬地，典型應(yīng)用中，與DGND數(shù)字地）“一點(diǎn)接地”；INHI:模擬輸入正；INLO:模擬輸入負(fù)，當(dāng)模擬信號(hào)輸入為單端對(duì)地時(shí) ，

9、直接與AC相連。與控制和狀態(tài)相關(guān)的引腳（共12腳）： CLKIN:時(shí)鐘信號(hào)輸入.當(dāng)T=80ms時(shí),fcp=125kHz,對(duì)50Hz工頻干擾有較大抑制能力，此時(shí)轉(zhuǎn) 換速度為3次/s.極限值fcp=1MHz時(shí)，轉(zhuǎn)換速度為25次/s； REFC+外接參考電容正，典型值1 ；REFC-:外接參考電容負(fù)；BUFFO緩沖放大器輸出端，典型外接積分電阻；INTO:積分器輸出端，典型外接積分電容； AZIN:自校零端；LOW:欠量程信號(hào)輸出端，當(dāng)輸入信號(hào)小于量程范圍的10%t該端輸出高電平； HIGH:過(guò)量程信號(hào)輸出端，當(dāng)輸入信號(hào)超過(guò)計(jì)數(shù)范圍（20001）時(shí)，該端輸出高電平； STOR數(shù)據(jù)輸出選通信號(hào)（負(fù)脈沖

10、），寬度為時(shí)鐘脈沖寬度的一半，每次A/D轉(zhuǎn)換結(jié)束時(shí)，該端 輸出5個(gè)負(fù)脈沖，分別選通由高到低的 BC加數(shù)據(jù)（5位），該端用于將轉(zhuǎn)換Z果打到并行I/O接口； R/H:自動(dòng)轉(zhuǎn)換/停頓控制輸入.當(dāng)輸入高電平時(shí)；每隔40002個(gè)時(shí)鐘脈沖自動(dòng)啟動(dòng)下一次轉(zhuǎn)換 當(dāng)輸入為低電平時(shí)，轉(zhuǎn)換結(jié)束后需輸入一個(gè)大于300ns的正脈沖，才能啟動(dòng)下一次轉(zhuǎn)換；11 POL:極性信號(hào)輸出，高電平表示極性為正；12 BUSY忙信號(hào)輸出，高電平有效.正向積分開(kāi)始時(shí)自動(dòng)變高，反向積分結(jié)束時(shí)自動(dòng)變低。與選通和數(shù)據(jù)輸出相關(guān)的引腳（共9腳）： B8B1:BCD碼輸出.B8為高位，對(duì)應(yīng)BCD碼； D5:萬(wàn)位選通； D4D1:千，百，十，個(gè)位選

11、通。時(shí)序圖如圖2:RtlSY圖2時(shí)序圖硬件接口電路：ICL7135僅通過(guò)兩根I/O線與AT89C52相接，僅占用AT89C52的T1、T2兩個(gè)計(jì) 數(shù)器及外部中斷INT1。o li_34s Av 7 _Q 153 *6 fl 7- ro.做PD.FO,穌FO,PD,應(yīng)接也憶F2,FZ,F2.ETrol 01234567X1I2帆sr理s乳pl.pl.H:U210.7136STover 陋Bl 留 B4 IN BIIN WINJ OUTAZ DiK1F cvr REF Cl皿C2REFCLK DELWflBUSTDGW圖3硬件電路圖工作原理：AT89C52的T2計(jì)數(shù)器通過(guò)編程設(shè)置工作于方波產(chǎn)生器模

12、式時(shí)，P1. 0 管腳輸出連續(xù)方波信號(hào)。該信號(hào)一方面接至ICL7135的時(shí)鐘輸入管腳，為ICL7135提供時(shí)鐘信號(hào),另一方面接至AT89C52的T1計(jì)數(shù)器的計(jì)數(shù)輸入端，以便對(duì)ICL7135時(shí)鐘周期進(jìn)行計(jì)數(shù)。根據(jù)前面的時(shí)序分析 ，當(dāng) 模擬彳t號(hào)Vin接至ICL7135的模擬信號(hào)輸入端，啟動(dòng)ICL7135進(jìn)彳T A/ D轉(zhuǎn)換時(shí)，1個(gè)完整的A/ D 轉(zhuǎn)換過(guò)程需要經(jīng)歷 3個(gè)階段：即AZ、SI、RI階段。只要控制 T1計(jì)數(shù)器僅在ICL7135的管腳為高電 平時(shí)計(jì)數(shù)，那么T1計(jì)數(shù)器在此段時(shí)間里所計(jì)的數(shù)減去10001,就是模擬信號(hào) Vin經(jīng)A/ D轉(zhuǎn)換后所對(duì)應(yīng)的數(shù)字碼。BUSY言號(hào)接至AT89C52的外部中

13、斷INT1,通過(guò)編程設(shè)置 T1計(jì)數(shù)器工作于方式 1、 對(duì)外部脈沖計(jì)數(shù)、設(shè)置GAT或T1計(jì)數(shù)受INT1控制，就實(shí)現(xiàn)了 T1計(jì)數(shù)器僅在ICL7135的管腳為高電平時(shí)進(jìn)行計(jì)數(shù)。BUSY言號(hào)接至AT89C52的外部中斷INT1的另一個(gè)意圖是：當(dāng)BUSY言號(hào)由高電平 跳變?yōu)榈碗娖剿查g，以中斷形式通知 CPU,以讀出A/ D轉(zhuǎn)換后的數(shù)字碼。應(yīng)用實(shí)例：ICL7135與MCS51連接：-5VO100kIN414S本Hlo.22F-嬴 心o苗1小爐-V REF INTOK/rl | v ilEtJL.BUSY LOW HIGH STROAZINBUFFO REFC+CLK IND5IN HlDGNDAC1CU1

14、3581 聲 II 7I1由一圖 4 ICL7135 與 MCS51 連接設(shè) MCS-51的外接晶振 fosc=6MHz,貝U ALE輸出約為1MHz,將 ALE信號(hào)車入 CD4040的CLK引 腳.CD4040是由12個(gè)T型觸發(fā)器組成的串行二進(jìn)制計(jì)數(shù)器 /分頻器，有12個(gè)分頻輸出端，Q1Q12,最 大分頻系數(shù)為 212=4096，由于CD4040的所有輸入，輸出端都設(shè)有緩沖器 ，所以有較好的噪聲容限.CD4040的Q2輸出是對(duì) ALE進(jìn)行了 22=4分頻，故輸入ICL7135的時(shí)鐘為1MHz/4=250kHz,可得 TCP=1/250ms=0.004ms,由于一次轉(zhuǎn)換最多需 （10001+1

15、0000+20001）=40002個(gè)脈沖，故轉(zhuǎn)換一次需 0.004ms*40002 = 160ms,因此ICL7135的轉(zhuǎn)換速度為 6.25次/s.選擇這 一頻率，以犧牲ICL7135抗工頻干擾為代價(jià)，使MCS-51的16位計(jì)數(shù)器能一次計(jì)數(shù) A/D轉(zhuǎn)換的CP脈沖 數(shù)。在滿電壓輸入時(shí)，BUSY寬度為正向積分10000個(gè)CP脈沖，反向積分20001個(gè)CP脈沖（總計(jì)30001 個(gè)CP脈沖）。四、自選元器件，設(shè)計(jì)一臺(tái) 5 1/2位數(shù)字多用表，要求測(cè)量：直流電壓、電流、交流電 壓、電流、電阻、電感、電容、溫度（-20 +150 C）。答：數(shù)字多用表是目前應(yīng)用最廣泛發(fā)展最快的常規(guī)儀器隨著科學(xué)技術(shù)的發(fā)展對(duì)數(shù)

16、字多用表的不確定度和功能要求越來(lái)越高特別是現(xiàn)代控制中的自動(dòng)測(cè)試系統(tǒng)逐漸普遍可程控的數(shù)字多用表是各類自動(dòng)測(cè)試系統(tǒng)中必備的部件目前5 1/2位數(shù)字多用表正在逐漸替換 4 1/2位數(shù)字多用表的位置 5 1/2位數(shù)字多用表市場(chǎng)有很大空間。數(shù)字多用表硬件電路結(jié)構(gòu)如圖1所示分為內(nèi)層模擬電路部分和外層數(shù)字電路部分.內(nèi)層模擬電路部分由量程轉(zhuǎn)換及自校準(zhǔn)電路電流電壓（A/V）轉(zhuǎn)換，頻率信號(hào)整形分頻電路，電阻電壓轉(zhuǎn)換，DC/AC緩沖器，量程放大電路，交流真有效值（ AC/RMS轉(zhuǎn)換，模數(shù)轉(zhuǎn)換器，浮置電源等成，外 層數(shù)字部分由SOCII片機(jī)組成的微控制器，鍵盤(pán)，顯示器，RS232C組成。星程及日校 引播電路T,平伍號(hào)

17、荽聲fT g/筆挑了卜受敏投制群假片亂器M 1性件電路的呼為架1 .內(nèi)層電路分析1.1 模數(shù)（ADC轉(zhuǎn)換器及其數(shù)學(xué)模型本設(shè)計(jì)中采用了 HARRIS公司的HI7159A模數(shù)轉(zhuǎn)換器HI7159A是內(nèi)含微處理機(jī)，采用多重積分 轉(zhuǎn)換，BC加輸出的儀表專用芯片。它采用積分轉(zhuǎn)換摸式，具有較弓金的抗干擾能力。歷圖2模數(shù)轉(zhuǎn)換罌輸入輸出簡(jiǎn)圖1.2 直流量程轉(zhuǎn)換網(wǎng)絡(luò)數(shù)學(xué)模型圖4電阻電壓轉(zhuǎn)換電路2 .外層電路設(shè)計(jì)2.1 控制電路<77圖5頻率測(cè)量前置電路圖6 RS232C通信電路JL111Vcc GNDTloiit XIEii Stloui J|nRlont T2tn五、畫(huà)出逐次比較式 A/D（如ADC080

18、9）積分式A/D（如ICL7135）、VFM A/D（如LM331） 分別與8031 （或其他你所熟悉的）單片機(jī)的接口電路，并寫(xiě)出 A/D轉(zhuǎn)換、軟件流程框 圖。答：1.ADC0809 與 8051接口電路：通道選擇:軟件流程圖:2.ICL7135 與 8051接口電路：CEA被選擇的通道QQ0以001叫010項(xiàng)011以100IH101以110以111IN.d1T啟動(dòng) 0809進(jìn)行本次A/D 轉(zhuǎn)換r延時(shí)等待A/D轉(zhuǎn)換讀取 A/D轉(zhuǎn)換結(jié)果，r將結(jié)果轉(zhuǎn)換成顯示 代碼r調(diào)用顯示轉(zhuǎn)換結(jié)果 子程序開(kāi)始+ ； fIN4148坦 2?T_EluF -X+ V-TTR/HVREFINTOPCjLrBUSYLOW

19、 HIGH STROAZINSKINHUFR3REFC+D5avpipKJEjVIN HInGNDiwt oHLACKX713525 亙 7T 莖 27 26 互 2a 咬 1(16A/D轉(zhuǎn)換時(shí)序圖:軟件流程圖:3.LM331 與 8031接口電路：QL CLKO-<ALE- 1Q3 RST_ ttQ10QltQii15RtlSYNA/D轉(zhuǎn)換框圖:軟件流程圖:轉(zhuǎn)換程序入口初始化：設(shè)置定時(shí)器T0為外部 技術(shù)方式初始化：設(shè)置定時(shí)器T1為內(nèi)部 技術(shù)方式設(shè)置定時(shí)器T0升始計(jì)數(shù)啟動(dòng) T1開(kāi)始定時(shí)N六、硬件抗干擾措施的目的是盡可能切斷干擾進(jìn)入系統(tǒng)的通道，但由于干擾存在的隨機(jī)性與復(fù)雜性，尤其是在一些惡

20、劣的外部環(huán)境下，盡管采用了硬件抗干擾措施，但并不能 將各種干擾完全拒之門外，這是就應(yīng)該發(fā)揮系統(tǒng)軟件編程方面的靈活性，采用各種軟件抗干擾措施，與硬件措施相結(jié)合，提高系統(tǒng)的抗干擾性能。那么軟件有哪些抗干擾手段？ 分別應(yīng)用于哪些場(chǎng)合？答：軟件抗干擾主要方法有：開(kāi)機(jī)自檢、軟件陷阱（進(jìn)行程序“跑飛”檢測(cè)）、設(shè)置程序運(yùn)行狀態(tài)標(biāo)記、輸出端口刷新、輸入多次采樣、軟件“看門狗”等。1 .開(kāi)機(jī)自檢：開(kāi)機(jī)后首先對(duì)單片機(jī)系統(tǒng)的硬件及軟件狀態(tài)進(jìn)行檢測(cè)，一旦發(fā)現(xiàn)不正常，就進(jìn)行 相應(yīng)的處理。開(kāi)機(jī)自檢程序通常包括對(duì)RAM ROM I/O 狀態(tài)等的檢測(cè)。2 .軟件陷阱：在程序存儲(chǔ)器中總會(huì)有一些區(qū)域未使用，如果因干擾導(dǎo)致單片機(jī)的

21、指令計(jì)數(shù)器PC值被錯(cuò)置，程序跳到這些未用的程序存儲(chǔ)空間，系統(tǒng)就會(huì)出錯(cuò)。軟件陷阱是在程序存儲(chǔ)器的未使用 的區(qū)域中，加上若干條空操作和無(wú)條件跳轉(zhuǎn)指令，無(wú)條件跳轉(zhuǎn)指令指向程序“跑飛”處理子程序的 入口地址。如果程序跳到這些未用區(qū)域，就會(huì)執(zhí)行無(wú)條件跳轉(zhuǎn)指令，轉(zhuǎn)到相應(yīng)的程序出錯(cuò)“跑飛” 處理程序。除程序未用區(qū)域外，還可以在程序段之間（如子程序之間及一段處理程序完成后）及一頁(yè)的末尾處插入軟件陷阱，效果會(huì)更好。3 .程序“跑飛”處理：要進(jìn)行程序“跑飛”處理，就要分清程序“跑飛”所造成的影響，以及 程序“跑飛”前運(yùn)行的進(jìn)程，這就需要的設(shè)置相應(yīng)的標(biāo)志。就是在程序由軟件陷阱檢測(cè)到“跑飛” 后，轉(zhuǎn)入“跑飛”處理程序。“跑飛”處理程序判斷“跑飛”影響的程度，根據(jù)影