1、第11章 數(shù)字電路基礎(chǔ)知識(shí)教學(xué)重點(diǎn)：1掌握及門、或門、非門的邏輯功能及邏輯符號(hào)。2了解及或非門、同或門、異或門、OC門及三態(tài)門等復(fù)合門的邏輯功能和邏輯符號(hào)。3掌握基本邏輯運(yùn)算、邏輯函數(shù)的表示方法。4掌握邏輯代數(shù)的基本公式；熟練應(yīng)用公式化簡(jiǎn)邏輯函數(shù)。教學(xué)難點(diǎn)：1各種邏輯關(guān)系的含義。2用公式化簡(jiǎn)邏輯函數(shù)。3根據(jù)函數(shù)表達(dá)式畫出邏輯圖。序號(hào)內(nèi) 容學(xué) 時(shí)111.1 數(shù)字電路概述0.5211.2 基本邏輯門電路1.5311.3 組合邏輯門電路2411.4 邏輯代數(shù)及其在邏輯電路中的應(yīng)用25本章小結(jié)及習(xí)題26本章總學(xué)時(shí)8學(xué)時(shí)分配：11.1 數(shù)字電路概述11.1.1 數(shù)字電路及其特點(diǎn)電子線路中的電信號(hào)有兩大類

2、：模擬信號(hào)和數(shù)字信號(hào)。1概念模擬信號(hào)：在數(shù)值上和時(shí)間上都是連續(xù)變化的信號(hào)。數(shù)字信號(hào)：在數(shù)值上和時(shí)間上不連續(xù)變化的信號(hào)。模擬電路：處理模擬信號(hào)的電路。數(shù)字電路：處理數(shù)字信號(hào)的電路。2數(shù)字電路特點(diǎn)(1) 電路中工作的半導(dǎo)體管多數(shù)工作在開關(guān)狀態(tài)。(2) 研究對(duì)象是電路的輸入及輸出之間的邏輯關(guān)系，分析工具是邏輯代數(shù)，表達(dá)電路的功能主要用真值表，邏輯函數(shù)表達(dá)式及波形圖等。11.1.2 數(shù)字電路的發(fā)展和應(yīng)用數(shù)字電路的發(fā)展：及器件的改進(jìn)密切相關(guān)，集成電路的出現(xiàn)促進(jìn)了數(shù)字電路的發(fā)展。數(shù)字電路的應(yīng)用：范圍廣泛，國(guó)民經(jīng)濟(jì)許多部門中都將大量應(yīng)用數(shù)字電路。11.2 基本邏輯門電路各種邏輯門電路是組成數(shù)字電路的基本單元

3、。11.2.1 關(guān)于邏輯電路的幾個(gè)規(guī)定一、邏輯狀態(tài)的表示方法用數(shù)字符號(hào)0和1表示相互對(duì)立的邏輯狀態(tài)，稱為邏輯0和邏輯1。表11.2.1 常見的對(duì)立邏輯狀態(tài)示例一種狀態(tài)高電位有脈沖閉合真上是¼1另一種狀態(tài)低電位無(wú)脈沖斷開假下非¼0二、高、低電平規(guī)定用高電平、低電平來(lái)描述電位的高低。高低電平不是一個(gè)固定值，而是一個(gè)電平變化范圍，如圖11.2.1(a)所示。圖11.2.1 正邏輯和負(fù)邏輯單位用“V”表示。在集成邏輯門電路中規(guī)定 標(biāo)準(zhǔn)高電平VSH 高電平的下限值；標(biāo)準(zhǔn)低電平VSL 低電平的上限值。應(yīng)用時(shí)，高電平應(yīng)大于或等于VSH；低電平應(yīng)小于或等于VSL。三、正、負(fù)邏輯規(guī)定正邏輯：

4、用1表示高電平，用0表示低電平的邏輯體制。負(fù)邏輯：用1表示低電平，用0表示高電平的邏輯體制。11.2.2 及門電路基本的邏輯關(guān)系：及邏輯、或邏輯和非邏輯。一、及邏輯1及邏輯關(guān)系及邏輯關(guān)系如圖11.2.2所示。當(dāng)決定一件事情的幾個(gè)條件全部具備后，這件事情才能發(fā)生，否則不發(fā)生。圖11.2.2 用串聯(lián)開關(guān)說(shuō)明及邏輯關(guān)系 圖11.2.3 及門電路2及門電路，如圖11.2.3(a)所示。A、B 輸入端；Y 輸出端。3邏輯符號(hào)，如圖11.2.3(b)所示。二、工作原理1工作原理動(dòng)畫 及門電路2邏輯函數(shù)式Y(jié) = A ×B或 Y = A × B或 Y = AB (11.2.1)3真值表真值

5、表 表明邏輯門電路輸入端狀態(tài)和輸出端狀態(tài)邏輯對(duì)應(yīng)關(guān)系的表。表11.2.2 及門真值表輸 入輸 出ABY001101010001圖11.2.4 四輸入端及門4邏輯功能如圖11.2.4所示，及門邏輯功能為：“有0出0，全1出1”。即Y = ABCD說(shuō)明：輸入端不論是幾個(gè)，邏輯關(guān)系相同。11.2.3 或門電路一、或邏輯1或邏輯關(guān)系或邏輯關(guān)系如圖11.2.5所示。當(dāng)決定一件事情的幾個(gè)條件中只要有一個(gè)條件得到滿足，這件事情就會(huì)發(fā)生。2或門電路或門電路如圖11.2.6(a)所示。3邏輯符號(hào)或門的邏輯符號(hào)如圖11.2.6(b)所示。圖11.2.5 用并聯(lián)開關(guān)說(shuō)明或邏輯關(guān)系 圖11.2.6 或門電路二、工作原

6、理1工作原理VA = 0 V，VB = 0 V，V1 、V2均截止，Y = -12 V；VA = 6 V，VB = 0 V，V1導(dǎo)通，V2截止，Y = 6 V；VA = 0 V，VB = 6 V，V1截止，V2導(dǎo)通，Y = 6 V；VA = 6 V，VB = 6 V，V1、V2均導(dǎo)通，Y = 6 V。2邏輯函數(shù)式Y(jié) = A + B(11.2.2)3真值表表 11.2.3 或門真值表輸 入輸 出ABY001101010111圖11.2.7 四輸入端或門4邏輯功能或門的邏輯功能為“全0出0，有1出1”，其邏輯表達(dá)式為Y = A + B + C + D說(shuō)明：輸入端不論是幾個(gè)，邏輯關(guān)系是相同的，如圖1

7、1.2.7所示。11.2.4 非門電路一、非邏輯關(guān)系1非邏輯關(guān)系非邏輯關(guān)系：事情和條件總是相反狀態(tài)。圖11.2.8 非門電路2非門電路非門電路如圖11.2.8(a)所示。3邏輯符號(hào)非門邏輯符號(hào)如圖11.2.8(b)所示。二、工作原理1工作原理VA = 6 V，V導(dǎo)通，Y = 0；VA = 0 V，V截止，Y = VG。2邏輯函數(shù)式為 (11.2.3)3真值表表 11.2.4 非門真值表輸 入輸 出AY01104邏輯功能：有0出1，有1出0。11.3 組合邏輯門電路實(shí)用中常把及門、或門和非門組合起來(lái)使用。11.3.1 幾種常見的簡(jiǎn)單組合門電路一、及非門1電路組成圖11.3.1 及非門在及門后面接

8、一個(gè)非門，就構(gòu)成了及非門，如圖11.3.1所示。2邏輯符號(hào)在及門輸出端加上一個(gè)小圓圈，就構(gòu)成了及非門的邏輯符號(hào)。3函數(shù)表達(dá)示式及非門的函數(shù)邏輯式為 (11.3.1)4真值表表11.3.1給出了及非門的真值表。5邏輯功能及非門的邏輯功能為“全1出0，有0出1”。表11.3.1 及非門真值表ABA × B0011010100011110二、或非門圖11.3.2 或非門1電路組成在或門后面接一個(gè)非門就構(gòu)成了或非門，如圖11.3.2所示。2邏輯符號(hào)在或門輸出端加一小圓 圈就變成了或非門的邏輯符號(hào)。3邏輯函數(shù)式或非門邏輯函數(shù)式為 (11.3.2)4真值表表11.3.2給出了或非門的真值表。表1

9、1.3.2 或非門真值表ABA × B00110101011110005邏輯功能或非門的邏輯功能為“全0出1，有1出0”。圖11.3.3 及或非門三、及或非門1電路組成把兩個(gè)(或兩個(gè)以上)及門的輸出端接到一個(gè)或非門的各個(gè)輸入端，就構(gòu)成了及或非門。及或非門的電路如圖11.3.3(a)所示。2邏輯符號(hào)及或非門的邏輯符號(hào)如圖11.3.3(b)所示。3邏輯函數(shù)式及或非門的邏輯函數(shù)式為 (11.3.3)4真值表表11.3.3給出了及或非門真值表。表11.3.3 及或非門真值表ABCDY0000000011111111000011110000111100110011001100110101010

10、10101010111101110111000005邏輯功能及或非門的邏輯功能為：當(dāng)輸入端中任何一組全為1時(shí)，輸出即為0；只有各組輸入都至少有一個(gè)為0時(shí)，輸出才為1。圖11.3.4 異或門四、異或門1電路組成異或門的電路如圖11.3.4(a)所示。2邏輯符號(hào)異或門的邏輯符號(hào)如圖11.3.4(b)所示。3邏輯函數(shù)式異或門的邏輯函數(shù)式為(11.3.4)上式通常也寫成Y = A Å B(11.3.5)4真值表表11.3.4給出了異或門真值表。表11.3.4 異或門真值表ABY0011010101105邏輯功能：當(dāng)兩個(gè)輸入端的狀態(tài)相同(都為0或都為1)時(shí)輸出為0；反之，當(dāng)兩個(gè)輸入端狀態(tài)不同(

11、一個(gè)為0，另一個(gè)為1)時(shí)，輸出端為1。6應(yīng)用：判斷兩個(gè)輸入信號(hào)是否不同。圖11.3.5 同或門五、同或門1電路組成在異或門的基礎(chǔ)上，最后加上一個(gè)非門就構(gòu)成了同或門，如圖11.3.5(a)所示。2邏輯符號(hào)同或門邏輯符號(hào)如圖11.3.5(b)所示。3邏輯函數(shù)式同或門邏輯函數(shù)式為 (11.3.6)同或門邏輯函數(shù)式通常也寫成Y = A B (11.3.7)4真值表表11.3.5給出了同或門的真值表。表11.3.5 同或門真值表ABY0011010110015邏輯功能：當(dāng)兩個(gè)輸入端的狀態(tài)相同(都為0或都為1)時(shí)輸出為1；反之，當(dāng)兩個(gè)輸入端狀態(tài)不同(一個(gè)為0，另一個(gè)為1)時(shí)，輸出端為0。6應(yīng)用：判斷兩個(gè)輸

12、入信號(hào)是否相同。六、三態(tài)門三態(tài)門：是在門電路上加一個(gè)使能端，輸出狀態(tài)有：高電平、低電平和高阻狀態(tài)。三態(tài)門的邏輯符號(hào)如圖11.3.6(a)所示。：使能端，控制輸出狀態(tài)。邏輯功能：= 1時(shí)，三態(tài)門呈高阻狀態(tài)；= 0時(shí)，門電路恢復(fù)反相器常態(tài)，即Y =。圖11.3.6 三態(tài)門邏輯符號(hào)及其應(yīng)用圖用途：實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)目刂?。如圖11.3.6(b)所示。1 = 0，2 = 1，3 = 1時(shí)，Y2、Y3呈高阻態(tài)，Y1送數(shù)據(jù)A1到總線；1 = 1，2 = 0，3 = 1時(shí)，Y1、Y3呈高阻態(tài)，Y2送數(shù)據(jù)A2到總線；1 = 1，2 = 1，3 = 0時(shí)，Y1、Y2呈高阻態(tài)，Y3送數(shù)據(jù)A3到總線。七、OC門圖11.3

13、.7 OC門電路邏輯符號(hào)OC門：輸出晶體管集電極開路的TTL“及非門”電路。OC門的邏輯符號(hào)：如圖11.3.7所示。邏輯功能：OC門同及非門一樣；作用：作為計(jì)算機(jī)的母線驅(qū)動(dòng)器；注意：使用時(shí)要外接負(fù)載電阻。11.3.2 組合邏輯門電路功能特點(diǎn)和數(shù)字集成電路簡(jiǎn)介一、組合邏輯門電路功能特點(diǎn)1任何時(shí)刻的輸出狀態(tài)直接由當(dāng)時(shí)的輸入狀態(tài)決定；2電路沒(méi)有記憶功能。二、數(shù)字集成電路簡(jiǎn)介1分類 晶體三極管型數(shù)字集成電路(簡(jiǎn)稱TTL電路)； 場(chǎng)效應(yīng)管數(shù)字集成電路(簡(jiǎn)稱MOS電路)。2主要產(chǎn)品系列數(shù)字集成電路的主要產(chǎn)品系列參見表11.3.6。表11.3.6 數(shù)字集成電路的主要產(chǎn)品系列系列子系列名 稱國(guó)際型號(hào)部標(biāo)型號(hào)T

14、TLTTLHTTLSTTLLSTTLALSTTL基本型中速TTL高 速TTL超 高 速TTL低 功 耗TTL先進(jìn)低功耗TTLCT5474CT5474HCT5474SCT5474LSCT5474ALST1000T2000T3000T4000MOSCMOSHCOMSHCMOST互補(bǔ)場(chǎng)效應(yīng)管型高速CMOS及TTL兼容的高速CMOSCC4000CT5474HCCT5474HCTC0003數(shù)字集成電路外形舉例數(shù)字集成電路目前大量采用雙列直插式外形封裝。如圖11.3.8、11.3.9所示。管腳的編號(hào)判讀方法：把標(biāo)志(凹口)置于左方，逆時(shí)針自下而上依次讀出外引線編號(hào)。數(shù)字集成電路主要參數(shù)有：圖11.3.8

15、74LS00外引線排列圖圖11.3.9 CC4011外引線排列圖 輸出高電平VOH和輸出低電平VOL。圖11.3.12 某邏輯電路輸入、輸出相應(yīng)波形 輸入高電平VIH和輸入低電平VIL，有時(shí)把這兩個(gè)值的中間值稱為輸入的閾值電壓VIT。 輸出高電平電流IOH和輸出低電平電流IOL。 傳輸延時(shí)tPHL和tPLH它們的平均值稱為平均傳輸延遲時(shí)間tpd。 扇出系數(shù)N：及非門輸出端能驅(qū)動(dòng)同類門的數(shù)目。例11.3.1已知某邏輯電路的輸入、輸出相應(yīng)波形如圖11.3.12所示，試寫出它的真值表和邏輯函數(shù)式。解由波形對(duì)應(yīng)關(guān)系，列出真值表如下：ABY011000111000邏輯函數(shù)式為11.4 邏輯代數(shù)及其在邏輯

16、電路中的應(yīng)用11.4.1 邏輯代數(shù)概述邏輯代數(shù)是研究邏輯電路的數(shù)學(xué)工具。邏輯變量：邏輯代數(shù)的變量。在邏輯電路里，輸入、輸出狀態(tài)相當(dāng)于邏輯變量。邏輯變量的表示：用大寫字母A、B、C等標(biāo)記。邏輯變量特征：只有0和1兩種取值。11.4.2 邏輯函數(shù)式及組合邏輯電路1邏輯函數(shù)式邏輯函數(shù)式：邏輯變量用邏輯運(yùn)算符號(hào)連接起來(lái)，就成為邏輯函數(shù)式。如：；。圖11.4.1 分析邏輯電路函數(shù)式運(yùn)算的次序：如有括號(hào)先進(jìn)行括號(hào)里的運(yùn)算，沒(méi)有括號(hào)則先算非號(hào)下的內(nèi)容，取非后，再按乘、加的次序依次運(yùn)算。2組合邏輯電路組合邏輯電路：僅由基本門電路(在不加反饋的情況下)組成的邏輯電路稱為組合邏輯電路。3邏輯函數(shù)及組合邏輯電路轉(zhuǎn)換

17、例11.4.1 把圖11.4.1中邏輯電路的輸出Y和輸入A、B的邏輯關(guān)系寫成邏輯函數(shù)式。解 (1) 圖11.4.2 由邏輯函數(shù)式畫電路圖(2) (3) (4) (5) 例11.4.2根據(jù)邏輯函數(shù)式，畫出它的邏輯電路。解邏輯電路如圖11.4.2所示。11.4.3 邏輯代數(shù)的基本定律及其應(yīng)用邏輯代數(shù)具有基本運(yùn)算定律，運(yùn)用這些定律可以把復(fù)雜的邏輯函數(shù)式恒等化簡(jiǎn)。一、邏輯代數(shù)基本定律交換律 ；結(jié)合律 分配律 反演律(又稱摩根定律)注意：邏輯函數(shù)等式表示等號(hào)兩邊的函數(shù)式代表的邏輯電路所具有的邏輯功能是相同的。二、邏輯函數(shù)的化簡(jiǎn)(代數(shù)法)代數(shù)法：運(yùn)用邏輯代數(shù)的基本定律和一些恒等式化簡(jiǎn)邏輯函數(shù)式的方法。化簡(jiǎn)

18、的目的：使表達(dá)式是最簡(jiǎn)式。最簡(jiǎn)式的含義：乘積項(xiàng)的項(xiàng)目是最少的；每個(gè)乘積項(xiàng)中，變量的個(gè)數(shù)為最少。化簡(jiǎn)方法：1并項(xiàng)法利用的關(guān)系，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。2吸收法利用的關(guān)系，消去多余的項(xiàng)。3消去法利用的關(guān)系，消去多余的因子。4配項(xiàng)法利用的關(guān)系，將其配項(xiàng)，然后消去多余的項(xiàng)。例11.4.3求證解例11.4.4求證解例11.4.5化簡(jiǎn) 解三、邏輯代數(shù)在邏輯電路中的應(yīng)用 (a) (b)圖11.4.3 邏輯電路圖的簡(jiǎn)化實(shí)現(xiàn)一定邏輯功能的邏輯電路有簡(jiǎn)有繁，利用邏輯代數(shù)化簡(jiǎn)，可以得到簡(jiǎn)單合理的電路。例11.4.6 設(shè)計(jì)一個(gè)體現(xiàn)函數(shù)式的邏輯電路。解根據(jù)題意，可畫出圖11.4.3(a)的電路，但函數(shù)式化簡(jiǎn)后得，可簡(jiǎn)化成圖11.4.3(b)的電路。例11.4.7設(shè)計(jì)一個(gè)的邏輯電路。 圖11.4.4 化簡(jiǎn)前的電路 圖11.4.5 化簡(jiǎn)后的電路解化簡(jiǎn)前后的邏輯電路分別如圖11.4.4、11.4.5所示。例11.4.8變換為及非及非表達(dá)式，并畫出對(duì)應(yīng)的邏輯電路圖。解邏輯電路如圖11.4.6所示。圖11.4.6 例11.4.8電路圖邏輯函數(shù)表達(dá)式形式：本章小結(jié)一、數(shù)字電路是處理在數(shù)值上和時(shí)間上不連續(xù)變化的數(shù)字信號(hào)的電路。數(shù)字電路特點(diǎn)：電路中工作的