北京工商大學數字電子技術基礎課程設計報告學 院： 計算機與信息工程學院 專 業： 信實 學 生 姓 名： 薛子朦 學 號： 1004060121 課程設計題目： 1.具有運算及存儲功能的計算機 2.數字萬年歷 設 計 時 間： 2012/12.23至2012/12.26 題目要求：一.運算存儲計算機自行設計指令，實現兩個數字相加或相減的運算，指令得到譯碼后控制存儲器的相關元件，使數據輸入目的地并用代碼存在存儲器里，用0、1字符串來表示；最后運算的結果要有所表示；可參考馮諾依曼計算機體系結構。二.數字萬年歷實現萬年歷數字顯示功能，能顯示準確的年（平年閏年）、月（大小月）、星期、日、小時、分鐘、秒，并能實現上鬧鐘功能。一、設計目的1、掌握不同集成芯片的邏輯功能及使用方法2、掌握加法器、存儲器的工作原理3、掌握數字電子鐘及萬年歷的組成及工作原理4、數字電子鐘及萬年歷的設計與制作5、熟悉multisim電子電路設計及仿真軟件的應用6、靈活運用課本知識解決實際問題7、鍛煉主動思考的思維方式二、設計思路-運算、存儲計算機1.74LS283超前進位并行加法器的串接可以計算八位二進制數的加法運算2將輸出的八位二進制數轉換成三位十進制數，通過數碼管顯示3.通過8421BCD碼編碼器，將十進制數轉化成四位二進制數4.選擇74LS283超前進位并行加法器的組合形成8421BCD碼加法器5.編碼器與74LS283加法器相接，通過 8421BCD碼加法器串接可以計算三位十進制數的加法運算，輸出結果通過數碼管顯示設計思路-數字萬年歷 1、設計60進制秒計數器，用來實現秒-分及分-時的計數功能2、設計24進制時計數器，用來實現時-日的計數功能3、設計31、30、29、28制天計數器，用來實現不同月份的月計數功能4、設計12機制月計數器，用來實現月-年計數功能5、設計7進制周計數器，用來實現日-周計數功能6、設計閏年平年不同月份不同進制邏輯電路7、設計調整時間電路8、整合所有電路并根據演示需要增加控制開關三、系統綜述（運算、存儲計算機）控制電路是總體電路的樞紐，是控制電路開啟和關閉的部分。電路的控制可以采用多種方式，諸如開關、脈沖等。本次設計主要側重于三位十進制數（000到255）的輸入，于是就要通過一個雙擲開關來實現高低電平的輸入，雙擲開關的另外兩頭一個接高電平5伏電壓，一個接地，通過開關的開和關來實現1和0的輸入，這樣就實現了電路的控制。本次設計一共用到54個雙擲開關，其型號為SPDT。開關從下往上、從左往右依次來表示二進制數1到9的輸入，其中開關都斷開表示0的輸入。在如圖所示的部分開關電路中，J1到J9別表示1到9，實現了0到9的輸入。編碼電路是總體電路的第二部分，其主要作用是實現十進制數到二進制數的轉換，本次設計中要用到的是10線-4線優先編碼器74LS147，通過輸入一個十進制數轉換到了四位二進制數，由于74LS147的輸入和輸出都是低電平有效，因此輸出的是四位十進制數的反碼，而后面要進行計算，則此時必須將輸出的四個數接到非門，然后輸出，這次設計中用到的非門為74LS05，可以實現反碼的轉換。加法電路是總電路的第三部分，也是總電路的中心環節， 74LS283是中規模四位二進制超前進位加法器，它實現的是四位二進制數的相加，但是題目中要設計的是12位BCD碼的相加，這樣就需要用到3個加法器。BCD碼是用4位二進制數表示1位十進制數，4位二進制數內部為二進制，BCD碼之間是十進制，即逢10進1。采用判“9”電路，當和數大于9時，8421BCD碼即產生進位，而此時十六進制則不一定產生進位，因此需要對二進制數進行修正，即加上6（0110），讓其產生一個進位，當和數小于9時，則不需要修正。將大于9的最小項列在卡諾圖里，同時，還要考慮到，若相加產生進位，則同樣出現大于9的結果，綜合考慮，可得卡諾圖為： S1S0 00 01 11 10 S3S2 1 1 1 1 1 1 00 01 11 10 通過上述的卡諾圖，可得到修正和數的條件為L=C3+S3S2+S3S1，于是可通過一個非門（74LS05)、三個與非門(74LS00和74LS10）和兩個加法器來74LS283來構建成一個新的加法器，這個新的加法器就可以實現一位8421BCD碼的加法計算。本次設計中，要進行運算的是十二位字碼的相加，需要將三個這樣的新加法器串聯在一起，于是，將與非門出來的線與加法器向高位的進位端出來的線共同接到一個或門（74LS32）的兩個入線端，然后將出線端接到下一個新加法器的低位進位輸入端，這樣就完成了8421BCD碼的計算。譯碼電路是總體電路的第四部分，作用在于將加法器輸出得到的十二位數通過譯碼器再轉換為三位十進制數。輸出電路是總電路的最后一部分，它的作用是顯示最后的計算結果。當BCD碼是0000時，顯示0；當BCD碼是0001時，顯示1；當BCD碼是0010時，顯示2；當BCD碼是0011時，顯示3；當BCD碼是0100時，顯示4；當BCD碼是0101時，顯示5；當BCD碼是0110時，顯示6；當BCD碼是0111時，顯示7；當BCD碼是1000時，顯示8；當BCD碼是1010時，顯示9。上述關系即為最后顯示電路的實現關系。系統框圖：個位（十位、百位）部分相加的真值表加數被加數和000000000000000100000001000100010010001000010011001000100100001100100101001100110110010000110111010001001000010101001001010101011000001100101100010110011010010011101101001101110111101001000011110101100010001011010011000101111001100111000顯示部分： 自行設計指令：15+1=16，顯示結果如下經編碼、譯碼后存入計算機編碼部分三、設計過程（萬年歷）1、60進制計數器設計圖：兩個芯片之間采用串行進位方式，接成60進制計數器。2、二十四進制計數器3、天計數器及周計數器備注：該部分單獨可以實現，但是總電路圖中沒有連出。4、閏年平年各月份不同進制邏輯控制電路設計通過二與門，三與門，將28日，29日，30日，31日的特征信號輸出；特征信號引入數據選擇器，由地址信號進行選擇，然后接回控制日期的160芯片。數據選擇器的A、B信號由“月”的特征信號及”閏年”的特征信號，通過邏輯電路給出，通過不同信號選擇不通進制。如下：AB進制0028012910301131而閏年信號通過再加一個四進制計數器，平年輸出信號為0，閏年輸出信號為1，另其與月份信號夠成選擇信號，實現各進制的轉換。對于大小月，首先列出真值表十位個位月份大小月Q3Q2Q1Q0Q3Q2Q1Q00000000113100000010200000011331000001004300000010153100000110630000001117310000100083100001001930000100001031000100011131000100101230數字萬年歷總設計圖分解：（年、月部分）分解：（針對年、月的選擇判斷）分解：（分、秒、時）四總結在具體設計的過程中出現了許多難題。我不斷提出新的問題，然后去論證、推翻，再接著提出新的問題。在這個循環往復的過程中，從宏觀到微觀上都對電路電子設計有了初步的概念與認知。由于長時間生病我沒有對出現的問題實施解決方案，比如說定時鬧鐘方案的實施以及為了圖省事把萬年歷變成10年歷；生病和時間緊不應該成為借口，如果基礎知識扎實的話要做出來結果不成問題。Multisim軟件是可以將一個系統分為好幾個子模塊的，而且連線之間也可以規則化；這一點在即將完成時才知道，導致我之前做的所有“不規則”圖形都要被推翻，我試著改變設計圖，最終還是沒能夠在驗收的時候全部改完；這也是當初考慮問題