《芯粒互聯接口規范第1部分：總則》（征求意見稿）編制說明1、任務來源《芯粒互聯接口規范》由全國集成電路標準化技術委員會（SAC/TC59歸口，主管部門為工業和信息化部（電子），主要承辦單位為中關村高性能芯片互聯技術聯盟。2024年2月4日，國家標準化管理委員會印發《2024年全國標準化工作要點》，將“芯粒互聯接口”列為集成電路領域標準穩鏈重點項目之一。《芯粒互聯接口規范》計劃分為5個部分：——第1部分：總則；——第2部分：協議層技術要求；——第3部分：數據鏈路層技術要求；——第4部分：基于2D封裝的物理層技術要求；——第5部分：基于2.5D封裝的物理層技術要求。本規范為《芯粒互聯接口規范第1部分：總則》，項目計劃于2024年6月28日下達，項目編號：20242059-T-339，項目周期為12個月。2、制定背景大數據、云計算和AI的高速發展，對大算力芯片在速率、密度、時延、功耗、成本等方面提出了更高要求。然而，隨著摩爾定律放緩，單芯片算力的提升逼近極限，芯片良率隨著芯片面積變大而急劇降低，先進工藝成本越來越高。芯粒（Chiplet）技術為高性能芯片和高算力網絡提供了新的技術路徑，它通過高帶寬互聯接口和先進封裝，將多個裸芯片或集成的裸芯片集成為一個更大的芯片或系統，兼具高性能和低成本優勢，是后摩爾時代支撐計算產業發展不可或缺的關鍵技術。中國大陸在封裝領域有良好基礎，Chiplet技術突破將帶動體系創新和產業鏈垂直整合，是我國集成電路產業崛起的重要突破點。為了實現封裝內不同供應商、不同功能、不同工藝節點的芯粒間高速互聯互通，需要制定統一的“芯粒互聯接口規范”，以牽引Chiplet產業鏈各環節廠商進行相關產品開發和生態建設。本標準項目由中關村高性能芯片互聯技術聯盟（HiPi）牽頭，聚合產業鏈核心企業及研究機構的研發和實踐積累，制定滿足行業需求、有競爭力的Chiplet互聯接口標準，支持我國Chiplet技術產品化、產業化，牽引構建Chiplet全要素產業優勢，打造自主可控的芯粒產業生態。3、工作過程（1）標準立項2024年3月，HiPi聯盟牽頭，基于聯盟已發布的《芯粒互聯接口規范》團體標準（T/HiPi001-2023）為標準草案,向全國半導體器件標準化技術委員會（TC78）提出國家標準立項申請。先后于2024年4月3日和2024年5月15日通過工信部電子司評審答辯和國標委評審答辯，2024年6月28日獲得立項通過，正式納入推薦性國家標準制定計劃項目，項目編號：20242059-T-339。（2）標準編制項目立項后，牽頭單位組織成立標準工作組，來自集成電路設計、制造、封測、系統廠商及頭部科研院所和高校共25位技術專家參與。工作組于2024年8月6日召開第一次會議，制定標準編制的具體實施計劃和任務分工，推進標準草案的進一步完善和優化工作。2024年9月~10月，工作組對標準草案內容進行了詳細評審，工作組成員提出標準修改建2024年11月8日，于黃山市，工作組組織第三次會議，就收集的68條修改建議，進行逐項討論和確認，就意見處理達成共識。其中，針對“第1部分：總則”的意見有6條，采納2條，對不采納的意見進行了解釋澄清。隨后，工作組結合收集的所有意見進行標準文本修改，最終形成征求意見稿，提交標委會評審和公示。（3）征求意見在標準編制期間，工作組同步面向行業重點單位和專家積極開展意見征集。2024年8月期間，結合HiPi聯盟《芯粒互聯接口規范》團體標準的實施實踐，面向國內IP企業征集技術意見和建議，收到安謀科技（中國）有限公司、北京芯力，合見工軟、芯動科技、武漢芯動等單位的積極反饋。2024年8月30日，于北京亦莊，工作組組織第二次會議，與IP企業就相關意見和建議進行了詳細交流和討論。在2024年11月8日，黃山會議期間，工作組也邀請了來自中電科58所，湖北江城實驗室、中科院微電子所、華為技術有限公司、浙江大學、北京郵電大學、中國移動、中興微、合見工軟等單位的9位資深技術專家參與評審和討論。在以上征求意見活動終，對于“第1部分：總則”，專家主要針對術語定義的規范性提出優化建議，包括：1）Flit定義應與與現有定義不一致，“單位時間”和“總數據單元”等描述的含義和概念不準確；2）如果兩個芯粒是對等的，是否需要定義“上行鏈路”和“下行鏈路”？給問題已澄清，上行鏈路和下行鏈路定義需要保留，用于“第3部分數據鏈路層”重傳機制的說明。4、標準編制的主要成員單位及其所做的工作本標準的主要承辦單位為中關村高性能芯片互聯技術聯盟，主要參與單位包括：深圳市海思半導體有限公司、中國電子技術標準化研究院、清華大學、北方集成電路技術創新中心（北京）有限公司、盛合晶微半導體（江陰）有限公司、北京大學、福建省電子信息集團、深圳圳市中興微電子技術有限公司、北京芯力技術創新中心有限公司、中國移動通信有限公司研究院，參編單位共同負責本標準內容的編制。1、編制原則在《芯粒互聯接口第1部分：總則》標準編制過程中，主要遵循原則1）科學性,標準內容基于實際和應用的成果，確保技術指標的合理性和先進性2）實用性，標準滿足集成電路發展的需求，立足國內產業鏈實際條件，具有可操作性和可實施性，便于企業的生產和跨產品互聯互通3）協調性，與現行的國家標準、行業標準相協調，避免重復和矛盾4）前瞻性，充分考慮集成電路行業技術發展趨勢，為未來的技術創新和產業發展預留空間。對于標準編制的結構要求、編排順序、層次劃分、表述規則和格式遵循GB/T1.1-2020《標準化工作導則第1部分：標準化文件的結構和起草規則》中相應條款要求。2、主要內容及其確定依據總則部分定義了芯粒互聯接口規范的術語和縮略語，明確適用的互聯場景和封裝工藝，對總體框架及框架中的協議層、數據鏈路層、和物理層的功能進行概要描述。本規范支持當前先進封裝三大互聯場景：——同質芯粒間互聯：如相同功能芯粒之間的互聯；——異質芯粒互聯：如功能芯粒和接口芯粒間的互聯；——功能芯粒和高帶寬存儲芯粒間的互聯。基于國內產業實際情況，支持成本較低的2DMCM封裝和互聯密度更高的2.5D封裝，其中2.5D封裝支持硅中介層、有機中介層以及硅橋三種方式。這三種方式在國內封裝工程技術均有構建，可演進、可制造且具備競爭力。芯粒互聯接口的分層結構包括協議層、數據鏈路層和物理層。協議層用于定義上層應用業務在本規范互聯接口上的傳輸方式，支持SoC總線協議AXI、高帶寬存儲業務訪問協議HAI、及由用戶自定義的業務數據傳輸。針對特定業務協議，提出相應的報文傳輸和適配方式，兼容現有互聯生態。具體內容在《芯粒互聯接口規范第2部分：協議層技術要求》中進行定義。針對CHI總線協議的支持，工作組經過討論，考慮業界對基于CHI的芯粒互聯實踐尚不成熟，暫不在本次標準中進行明確定義，視應用情況，在后續版本進行補充。數據鏈路層對傳輸報文格式進行定義，提供了錯誤檢測和糾錯機制、鏈路狀態和低功耗狀態切換管理，并提供多通道綁定的大帶寬傳輸鏈路，這些功能可保障通信雙方進行可靠的數據傳輸。具體內容在《芯粒互聯接口規范第3部分：數據鏈路層技術要求》中進行定義。物理層根據不同封裝形態的鏈路特性，對相應的電氣特性，實現功耗、時延和密度最優提出要求。針對2D封裝和2.5D封裝的物理層技術要求，分別見本規范的第4和第5部分。本標準對封裝內高性能芯粒互聯接口進行定義，以支持不同供應商（設計公司，Foundry，封測公司不同功能，不同工藝節點的芯粒實現高效互連互通。標準充分考慮國內產業需求、產業現狀，支持中國主流先進封裝類型和未來能力發展，兼顧性能及成本最優。架構和產品策略，建立中國Chiplet產業生態，支撐高性能計算和網絡發展，打造中國數字新底座。2022年3月，Intel攜手10家行業巨頭成立UCIe聯盟，發布Chiplet互聯接口協議，持續構建其X86生態。UCIe協議重點支持基于硅基中介層的2.5D封裝。相比UCIe標準，本標準支持更多種類的2.5D封裝和主流總線協議生態，可更好的兼顧成本、性能和國內產業工程能力。在性能方面，HiPi標準合理定義互聯邊長密度、能效、時延等核心競爭力指標范圍，指標上限與UCIe持平或略好，可牽引產業界及生態創新及演進；下限值可滿足國內主流應用場景需求，且生態內核心成員能力可達成。五、以國際標準為基礎的起草情況，以及是否合規引用或者采用國際國外本標準沒有引用國際標準。本標準與現行的法律、法規及國家標準、國家軍用標準、行業標準沒有沖突，不涉及知識產權糾紛。本標準草案以高性能芯片互聯技術聯盟已發布的《芯粒互聯接口規范》為基礎，在本領域核心單位中達成了技術共識，在國標立項后，工作組進一步根據編制原則進行優化和修