第5章存儲器5.1存儲器概述5.2隨機(jī)存取存儲器RAM5.3只讀存儲器ROM5.4CPU與存儲器的連接5.1存儲器概述存儲器分類按存取速度和用途可把存儲器分為兩大類，內(nèi)部存儲器和外部存儲器。內(nèi)存具有一定容量，存取速度快。內(nèi)存是計(jì)算機(jī)的重要組成部分，CPU可對它進(jìn)行訪問。內(nèi)存主要是半導(dǎo)體存儲器。外存速度較慢，但存儲容量不受限制，故稱海量存儲器。外存主要是磁記錄存儲器和光記錄存儲器。半導(dǎo)體存儲器從制造工藝分為雙極型、CMOS型、HMOS型等；從應(yīng)用角度分為隨機(jī)讀寫存儲器(RandomAccessMemory)和只讀存儲器(ReadOnlyMemory)。隨機(jī)讀寫存儲器(RAM)1)靜態(tài)RAM(StaticRAM，SRAM)

速度非?？?，只要不掉電，信息不會丟失。缺點(diǎn)是集成度低。適于用作高速緩存(Cache)。2)動態(tài)RAM(DynamicRAM，DRAM)

存儲單元以電容為基礎(chǔ)，電路簡單，集成度高。但需定時刷新。適用于計(jì)算機(jī)的內(nèi)存。3)非易失RAM(NonVolativeRAM，NVRAM)

由SRAM和EEPROM共同構(gòu)成，正常運(yùn)行時和SRAM一樣，而在掉電時，它把SRAM的信息保存在EEPROM中，從而使信息不會丟失。多用于存儲非常重要的信息和掉電保護(hù)。只讀存儲器ROM

非易失性，斷電后數(shù)據(jù)不會消失，通常存儲操作系統(tǒng)或固化的程序。1)掩膜ROM

利用掩膜工藝制造的存儲器，廠家在制造器件過程中寫入，不能更改。2)可編程ROM(ProgramableROM，PROM)

由用戶利用特殊方法寫入。寫入后不能更改。3)可擦除PROM(ErasableProgramableROM，EPROM)

由用戶按規(guī)定的方法多次編程，如編程之后想修改，可用紫外線燈制作的擦除器照射使存儲器復(fù)原，用戶可再編程。4)電可擦PROM(ElectricallyErasablePROM，EEPROM)

能以字節(jié)或塊為單位擦除和改寫，將可作為不易失的RAM使用。32位微機(jī)系列配置4個存儲體，分別連接數(shù)據(jù)總線D7～D0,D15～D8,D23～D16,D31～D24,一次傳送32位數(shù)據(jù)；相應(yīng)64位微機(jī)配置8個存儲體。

存儲器性能指標(biāo)存儲容量=單元數(shù)×數(shù)據(jù)線位數(shù)存取時間指從CPU給出有效的存儲器地址到存儲器給出有效數(shù)據(jù)所需要的時間。存取時間越小，存取速度越快。存儲器組織

16位微機(jī)系列配置偶奇兩個存儲體，分布連接數(shù)據(jù)總線D7

～D0

和D15～D8

，一次數(shù)據(jù)總線可傳送16位數(shù)據(jù)。5.2隨機(jī)存取存儲器(RAM)靜態(tài)隨機(jī)存取存儲器（SRAM）

1.靜態(tài)RAM的構(gòu)成通常由地址譯碼器，存儲矩陣，控制邏輯和三態(tài)數(shù)據(jù)緩沖器組成。不需要進(jìn)行刷新，外部電路簡單?；敬鎯卧墓茏訑?shù)目較多，且功耗也較大。適合在小容量存儲器中使用。六個MOS管組成的靜態(tài)RAM存儲電路

靜態(tài)RAM內(nèi)部是由很多基本存儲電路組成的，為了選中某一個單元，往往利用矩陣式排列的地址譯碼電路。例如芯片6116(2K×8位)，有2048個存儲單元，需11根地址線，7根用于行地址譯碼輸入，4根用于列譯碼地址輸入，每條列線控制8位，從而形成了128×128個存儲陣列，即16K個存儲體。6116的控制線有三條，片選CS、輸出允許OE和讀寫控制WE。CS2CS1WEOED7～D01001

輸入1010

輸出

其它

高阻抗

2.靜態(tài)RAM的例子

6264芯片的容量為8K×8位，地址線引腳A12～A0可選擇8K個存儲單元。每個單元8位。存儲器的地址由CPU輸入，8位數(shù)據(jù)輸出時，A12～A0與CPU的地址總線A12～A0相連接；

16位數(shù)據(jù)輸出時，要用2片6264，A12～A0與地址總線A13～A1相連接。偶地址存儲體，用A0片選，輸出數(shù)據(jù)為低8位；奇地址存儲體，用BHE片選，

輸出數(shù)據(jù)為高8位。動態(tài)隨機(jī)存取存儲器（DRAM)動態(tài)RAM的構(gòu)成讀寫時，對應(yīng)存儲單元的行列選擇信號都為高電平。

DRAM存放信息依靠電容，電容有電荷時，為邏輯“1”，沒有電荷時，為邏輯“0”。為防止電容漏電導(dǎo)致電荷流失，需每隔一定時間(約2ms)刷新一次。刷新是逐行進(jìn)行的，當(dāng)某一行選擇信號為“1”時，選中了該行，電容上信息送到刷新放大器，刷新放大器又對這些電容立即進(jìn)行重寫。由于刷新時，列選擇信號總為“0”，因此電容上信息不可能被送到數(shù)據(jù)總線上。單管動態(tài)存儲器電路Intel2164A引腳2.動態(tài)RAM例子

Intel2164是64K×1的DRAM芯片，它的內(nèi)部有4個128×128基本存儲電路矩陣。

64K個存儲單元需要16條地址線，分兩次打入，先由RAS選通8位行地址并鎖存，再由CAS選通8位列地址來譯碼。刷新時由行地址同時對4個存儲矩陣的同一行(4×128個單元)進(jìn)行刷新。3.內(nèi)存條計(jì)算機(jī)的內(nèi)存由DRAM組成，DRAM芯片放在內(nèi)存條上，用戶只需把內(nèi)存條插到系統(tǒng)板上提供的存儲條插座上即可使用。

PC機(jī)常用的內(nèi)存條主要由SDRAM、DDRSDRAM和DDRIISDRAM三種。同步動態(tài)隨機(jī)存取存儲器SDRAM

與系統(tǒng)時鐘同步，在時鐘上升沿采樣；內(nèi)部存儲單元分成兩個（或以上）的體，一個讀/寫，其余預(yù)充電；支持突發(fā)模式，減少地址建立時間。雙倍數(shù)據(jù)率同步動態(tài)隨機(jī)存取存儲器DDRSDRAM

在時鐘上升沿和下降沿各傳輸一次數(shù)據(jù)；使用DDL技術(shù)精確定位數(shù)據(jù)。第二代雙倍數(shù)據(jù)率同步動態(tài)隨機(jī)存取存儲器DDRIISDRAM

每個時鐘能以4倍外部總線的速度讀/寫數(shù)據(jù)；采用FBGA封裝、片外驅(qū)動調(diào)校、片內(nèi)終結(jié)和前置技術(shù)，性能更好；高速緩沖存儲器1.高速緩沖存儲器的使用隨著CPU速度的不斷提高，DRAM的速度難以滿足CPU的要求，CPU訪問存儲器時一般要插入等待周期，對高速CPU來說這是一種極大的浪費(fèi)。為了使CPU全速運(yùn)行，可采用CACHE技術(shù)，將經(jīng)常訪問的代碼和數(shù)據(jù)保存到SRAM組成的高速緩沖器中，把不常訪問的數(shù)據(jù)保存到DRAM組成的大容量存儲器中，這樣使存儲器系統(tǒng)的價格降低，又提供了接近零等待的性能。

Cache一般由兩部分組成，一部分存放由主存儲器來的數(shù)據(jù)，另一部分存放該數(shù)據(jù)在主存儲器中的地址。(此部分稱地址標(biāo)記存儲器，記為Tag)。由關(guān)聯(lián)性，高速緩沖存儲器結(jié)構(gòu)可分為：全相聯(lián)Cache、直接映象Cache和成組相聯(lián)Cache。5.3只讀存儲器(ROM)掩膜ROM和可編程ROM

掩膜ROM中信息由廠家對芯片圖形掩膜進(jìn)行兩次光刻而定，用戶不能修改。

PROM的內(nèi)容由用戶編寫，不能修改，PROM出廠時全為“1”，通過燒斷熔絲將某些單元變?yōu)椤?”。掩膜ROM電路原理圖可擦可編程只讀存儲器(EPROM)

利用編程器寫入后，信息可長久保持。當(dāng)其內(nèi)容需要變更時，可由紫外線燈照射將其擦除，復(fù)原為全“1”，再根據(jù)需要利用編程器編程。

1.EPROM的工作原理

EPROM存儲電路是利用浮柵雪崩注入技術(shù)實(shí)現(xiàn)。平時浮柵上無電荷，在控制柵加正壓，管子導(dǎo)通，ROM存儲信息為“1”；寫入時在漏極和襯底、漏極和源極加高壓，內(nèi)部PN結(jié)擊穿，浮柵捕獲電荷，ROM存儲信息“0”；紫外光源照射時浮柵上電荷形成光電流泄漏，實(shí)現(xiàn)擦除。方式A9A0VPPVCC數(shù)據(jù)端功能讀低低高××VCC5V數(shù)據(jù)輸出輸出禁止低高高××VCC5V高阻備用高××××VCC5V高阻編程低高低××12.5VVCC數(shù)據(jù)輸入校驗(yàn)低低高××12.5VVCC數(shù)據(jù)輸出編程禁止高××××12.5VVCC高阻標(biāo)識符

低

低

高

高低高VCCVCC5V5V制造商編碼器件編碼引腳2.EPROM例子

Intel2764(8K×8)有13條地址線，8條數(shù)據(jù)線，2個電壓輸入端VCC和VPP，一個片選端CE，此外還有輸出允許OE和編程控制端PGM。2764A的工作方式選擇1)標(biāo)志符方式要讀出2764的編碼必須順序讀出兩個字節(jié)，把A9接+12.5V的高電平，先讓A1～A8全為低電平，而使A0從低變高。當(dāng)A0=0時，讀出的內(nèi)容為制造商編碼(陶瓷封裝為89H，塑封為88H)，當(dāng)A0=1時，讀出器件的編碼(2764A為08H，27C64為07H)。2)備用方式只要CE為高電平，2764A就工作在備用方式，輸出端為高阻狀態(tài)，這時芯片功耗將下降，從電源所取電流由100mA下降到40mA。3)編程方式

VPP接+12.5V，VCC仍接+5V，從數(shù)據(jù)線輸入這個單元要存儲的數(shù)據(jù)，每寫一個地址單元，都必須在PGM端送一個寬度為45ms的負(fù)脈沖。4)編程校驗(yàn)方式編程過程中，在一個字節(jié)的編程完成后，讀出同一單元的數(shù)據(jù)，這樣與寫入數(shù)據(jù)相比較，校驗(yàn)編程的結(jié)果是否正確。2764編程波形NMC98C64引腳圖5.3.3電可擦可編程ROM(EEPROM)

EPROM的缺點(diǎn)是整個芯片只寫錯一位，也必須從電路板上取下擦掉重寫。而EEPROM可以按字節(jié)擦除，也可以全片擦除。另外可以在線讀寫。1.并行接口EEPROM

讀寫方法簡單，容量較大，速度快，功耗大。98C64的寫入過程：字節(jié)寫入—OE=1，WE加負(fù)脈沖，數(shù)據(jù)寫入指定地址單元。頁寫入—32個頁數(shù)據(jù)在內(nèi)存中連續(xù)排列，一次寫一頁。擦除—寫入FFH，擦除指定地址單元；在OE加高壓，全片擦除。

24C64引腳圖2.串行接口EEPROM

功耗低，信號線少，讀寫方法復(fù)雜，速度慢。

24C64是8K×8位的EEPROM。引腳A2～A0為片選或頁面選擇地址，當(dāng)多個24C64芯片連接到一條總線時，通過A2～A0選擇芯片。

SDA為串行數(shù)據(jù)輸入/輸出。

SCL為串行時鐘輸入，在上升沿寫入，下降沿讀出。

WP為寫保護(hù)。閃存

閃存與EEPROM都是電可擦除可編程的存儲器，閃存采用單管單元，可以做到很高的集成度。閃存允許多線程重寫，速度很快。NOR閃存寫入和擦除速度很快，有完整的地址和數(shù)據(jù)接口，可以隨機(jī)讀取。適合用于個人電腦主板上BIOS資料的存儲或作為手持裝置系統(tǒng)資料的存放。NAND閃存更快的寫入和擦除速度。只運(yùn)行連續(xù)讀取擦除。適合于做存儲卡5.4CPU與存儲器的連接CPU對存儲器進(jìn)行讀寫操作，首先由地址總線給出地址信號，然后發(fā)出讀寫控制信號，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)的讀寫。連接時應(yīng)注意:1.CPU總線的帶負(fù)載能力存儲器主要是電容負(fù)載，在簡單系統(tǒng)中，CPU可直接與存儲器相連，在較大系統(tǒng)中，需加驅(qū)動器再與存儲器相連。2.CPU時序與存儲器存取速度之間的配合

CPU的取指周期和對存儲器讀寫都有固定的時序，由此決定了對存儲器存取速度的要求。若存儲器芯片已定，應(yīng)考慮如何插入TW。3.存儲器地址分配和片選內(nèi)存分為ROM區(qū)和RAM區(qū)，RAM區(qū)又分為系統(tǒng)區(qū)和用戶區(qū)，每個芯片的片內(nèi)地址由CPU的低位地址來選擇，芯片的片選信號由CPU的高位地址譯碼取得。4.控制信號的連接存儲器的地址選擇

存儲器系統(tǒng)通常由許多存儲器芯片組成，對存儲器的尋址必須有兩部分：低位地址線連到所有存儲器芯片，實(shí)現(xiàn)片內(nèi)尋址；高位地址線通過譯碼器或線性組合后輸出作為芯片的片選信號，實(shí)現(xiàn)片間尋址。存儲器地址選擇有三種方法：1.線性選擇方式將某根高位地址線直接作為芯片的片選。電路簡單，但地址分配重疊，且地址空間不連續(xù)。適于用在容量小且不要求擴(kuò)充的系統(tǒng)中。1＃芯片的地址范圍：2000～3FFFH,6000～7FFFH…2＃芯片的地址范圍：8000～9FFFH,C000～DFFFH…2.全譯碼選擇方式對全部高位地址進(jìn)行譯碼，輸出作為片選。譯碼電路復(fù)雜，但所得地址是唯一且連續(xù)的，并且便于內(nèi)存擴(kuò)充。第一片：地址范圍為00000～03FFFH第二片：地址范圍為04000～07FFFH第三片：地址范圍為08000～0BFFFH第四片：地址范圍為0C000～0FFFFH

3.部分譯碼選擇方式

將高位地址線中的幾位經(jīng)過譯碼后作為片選控制。例如：要設(shè)計(jì)一個8K×8