1、,,它們的邏輯關系是（A）。A. B. C. D.和互為對偶式2、由集電極開路門構成的邏輯電路如圖所示，則它所完成的邏輯功能是F＝（ C ）。A、A⊕B B、 C、 D、3、74LS138是3線-8線譯碼器，譯碼輸出為低電平有效，若輸入A2A1A0=100時，輸出=BＡ.00010000，B.1110111C.111101114、引起組合邏輯電路中竟爭與冒險的原因是（D）A、邏輯關系錯；B、干擾信號；C、電路延時；D、電源不穩定。5、時序邏輯電路中一定包含A。A.觸發器 B.組合邏輯電路C.移位寄存器 D.譯碼器6、如圖時序電路的初始狀態為，經過2個時鐘脈沖作用后其狀態為。BA、B、C、D、7、如果一個半導體儲存器中有m位地址線，則應有（）個儲存單元，若輸出位數為n位，則其存儲容量為（ ）位。(D)A：m、m×nB：2m、2nC：2m、2nD：2m、28、下列哪種電路沒有穩態（A）A多諧振蕩器B單穩態觸發器C基本RS觸發器9．施密特觸發器常用于對脈沖波形的（C）。A．延時和定時B.計數與寄存C．整形與變換10、某計數器由四個觸發器組成，觸發器時鐘脈沖及輸出端、、、的波形如圖所示，高位到低位依次是到，則該計數器是（C）計數器。A十二進制加法 B十二進制減法 C十進制加法 D十一進制加法1、A2、C3、B4、C5、A6、B7、D8、A9、C10、C1、在何種情況下，“或非”運算的結果是邏輯“0”。(DA．全部輸入為“0” B．全部輸入為“C.任一輸入為“0”，其他輸入為“1”D.任一輸入為2、在下列邏輯電路中，不是組合邏輯電路的是（D）。A.譯碼器B.編碼器C.全加器D.寄存器3、邏輯數F=A+B，當變量的取值為（C）時，將出現冒險現象。A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=04、時序邏輯電路中一定是含（A）A.觸發器B.組合邏輯電路C.移位寄存器D.譯碼器5、8—3線優先編碼器（74LS148）中，8條輸入線~同時有效時，優先級最高為I7線，則輸出線的狀態是（A）A.000B.010C.101D6、下列觸發器中沒有約束條件的是___D__。Ａ基本ＲＳ觸發器Ｂ主從ＲＳ觸發器Ｃ鐘控ＲＳ觸發器Ｄ邊沿Ｄ觸發器7、在CP作用下，欲使T觸發器具有Qn+1=的功能，其T端應接（A）A、1B、0C、D、8、由集電極開路門構成的邏輯電路如圖所示，則它所完成的邏輯功能是F＝（ C）。A.A⊕B B. C. D.9、用n個觸發器構成計數器，可得到最大計數長度是（C）。A.nB.2nC.2nD.2n-110、如果觸發器的次態僅取決于CP（A）時輸入信號的狀態，就可以克服空翻。A.上升（下降）沿B.高電平C.低電平D.無法確定1、D2、D3、C4、A5、A6、D7、A8、C9、C10、A1、，,它們的邏輯關系是（A）。A. B. C. D.和互為對偶式2、由集電極開路門構成的邏輯電路如右圖所示，則它所完成的邏輯功能是F＝（ A）。A、A⊕B B、 C、 D、3、可以代換下圖所示組合電路的一個門電路是B。A.與非門 B.或非門 C.與或非門 D.異或門VVCC=1AF110K4、設所給電路均為TTL電路，能實現邏輯功能的電路是（D）。1ENAF1=1A1ENAF1=1AF1ABCD5、74LS138是3線-8線譯碼器，譯碼輸出為低電平有效，若輸入A2A1A0=100時，輸出=BＡ.00010000，B.11101111C6、引起組合邏輯電路中竟爭與冒險的原因是（D）A、邏輯關系錯；B、干擾信號；C、電路延時；D、電源不穩定。7、時序邏輯電路中一定包含A。A.觸發器 B.組合邏輯電路C.移位寄存器 D.譯碼器8、在CP作用下，欲使T觸發器具有=的功能，其T端應接（A）A、1B、0C、9、如圖時序電路的初始狀態為，經過兩個時鐘脈沖作用后其狀態為（B）。A、B、C、D、10、在同步計數器中，各觸發器狀態改變時刻（A）。A、相同B、不相同C、與觸發器有關D、與電平相同11、下列哪種電路沒有穩態（C）A.基本RS觸發器B.單穩態觸發器C.多諧振蕩器D.施密特觸發器12、某計數器由四個觸發器組成，觸發器時鐘脈沖及輸出端、、、的波形如圖所示，高位到低位依次是到，則該計數器是（C）計數器。A、十二進制加法B、十二進制減法 C、十進制加法D、十一進制加法13、一個振蕩器電路中晶振元件的標稱頻率是6MHz，電容為30PF，則該電路輸出信號的頻率是（A）A、6MHZB、2MHZC、3MHZD、12MHZ14、用n個觸發器構成計數器，可得到最大計數長度是（C）。A.nB.2nC.2nD.2n-115、將一個最大幅值為5V的模擬信號轉換為數字信號，要使模擬信號每變化10mV，數字信號的最低發生變化應選用（D）位的A/D轉換器。A、6B、7C、8D、9123456789101112131415AABDBCAABACCACD1、555定時器輸出狀態的改變有A現象，回差電壓為。A.滯回，B.滯回，C.落差，D.落差，2、電路為CMOS門電路，要想使,選擇正確答案。BA.正確,錯誤,錯誤,錯誤B.錯誤,錯誤,錯誤,錯誤C.正確,正確,正確,錯誤D.正確,正確,錯誤,錯誤3、八選一數據選擇器組成電路如下圖所示，該電路實現的邏輯函數是Y=D。A.B.C.D.4、二輸入端的或非門，其輸入端為A、B，輸出端為Y,則其表達式Y=C。A、ABB、C、D、A+B5、七段顯示譯碼器是指B的電路。A.將二進制代碼轉換成0~9數字B.將BCD碼轉換成七段顯示字形信號C.將0~9數字轉換成BCD碼D.將七段顯示字形信號轉換成BCD碼6、同步時序邏輯電路和異步時序邏輯電路比較，其差別在于后者B。A.沒有觸發器B.沒有統一的時鐘脈沖控制C.沒有穩定狀態D.輸出只與內部狀態有關C7、以下電路中,欲獲得一個數字系統的時鐘脈沖源,應采用_____B_____。A．D觸發器B.多諧振蕩器C.單穩態觸發器D.施密特觸發器8、一個T觸發器，在T=1時，加上時鐘脈沖，則觸發器D。A、保持原態B、置0C、置1D、翻轉9、組合邏輯電路通常由A組合而成。A.門電路B.觸發器C.計數器D.寄存器10、指出下列各式中哪個是四變量Ａ、Ｂ、Ｃ、Ｄ的最小項CA、ABC；B、A+B+C+D；C、ABCD；D、A+B+D11、最小項的邏輯相鄰最小項是A。A.B.C.D.12、在移位寄存器中采用并行輸出比串行輸出A。A、快B、慢C、一樣快D、不確定13、下圖中,滿足Q＊=Q的觸發器是______D_______。14、十六路數據選擇器，其地址輸入端有C個。A.16B.2C.415、用8421碼表示的十進制數65，可以寫成C。A．65B.[1000001]BCDC.[01100101]BCDD.[1000001]21、A2、B3、D4、C5、B6、B7、B8、D9、A10、C11、A12、A13、D14、C15、C1、函數F=A⊕B與G=+AB（）=1\*GB3①互為對偶式=2\*GB3②互為反函數③相等④以上答案都不對2、函數F=AB+C+C+D+的最簡與或式為（）①1②0③AB④AB+3、下列電路中，不屬于時序電路的是（）移位寄存器②觸發器③一位全加器④十進制計數器4、一個二—十進制譯碼器，規定輸出為低電平有效，當輸入代碼DCBA=1001時其輸出Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9＝（）1111111110②00000000010000001001④11111101105、下列電路中，只有（）不能實現Qn+1=①②JQKJQK1JQKJQKCPCP1③④DQDQDQDQCPCP6、用555定時器構成的施密特觸發器，若電壓控制端不外接固定電壓，則其上限閾值電壓與下限閾值電壓為（）VT+=VCC，VT-=VCC②VT+=VCC，VT-=VCC③VT+=VCC，VT-=VCC④VT+=VCC，VT-=VCC7、如果一個二進制編碼器有6位輸出代碼，則該編碼器最多可以對（）個輸入信號進行編碼。①8②16③32④648、在10位D/A轉換器中，其分辨率是（）①②③④9、下列電路中，對應于F=的邏輯電路為（）①②③④＆≥1=1≥1AFFAFAFAF＆≥1=1≥1BBBB10K（TTL）1M（CMOS）10、一個移位寄存器初態為0000，若輸入始終為1，則經過4個移位脈沖后其狀態為（）0001②0111③1110④11111、②2、①；3、③；4、①；5、③；6、②；7、④；8、③；9、④；10、④；1、555定時器輸出狀態的改變有現象，回差電壓為。A.滯回，B.滯回，C.落差，D.落差，2、電路為CMOS門電路，要想使,選擇正確答案。A.正確,錯誤,錯誤,錯誤B.錯誤,錯誤,錯誤,錯誤C.正確,正確,正確,錯誤D.正確,正確,錯誤,錯誤3、八選一數據選擇器組成電路如下圖所示，該電路實現的邏輯函數是Y=。A.B.C.D.4、二輸入端的或非門，其輸入端為A、B，輸出端為Y,則其表達式Y=。A.ABB.C.D.A+B5、七段顯示譯碼器是指的電路。A.將二進制代碼轉換成0~9數字B.將BCD碼轉換成七段顯示字形信號C.將0~9數字轉換成BCD碼D.將七段顯示字形信號轉換成BCD碼6、同步時序邏輯電路和異步時序邏輯電路比較，其差別在于后者。A.沒有觸發器B.沒有統一的時鐘脈沖控制C.沒有穩定狀態D.輸出只與內部狀態有關7、以下電路中,欲獲得一個數字系統的時鐘脈沖源,應采用____________。A．D觸發器B.多諧振蕩器C.單穩態觸發器D.施密特觸發器8、一個T觸發器，在T=1時，加上時鐘脈沖，則觸發器。A.保持原態B.置0C.置1D9、組合邏輯電路通常由組合而成。A.門電路B.觸發器C.計數器D.寄存器10、指出下列各式中哪個是四變量Ａ、Ｂ、Ｃ、Ｄ的最小項A.ABCB.A+B+C+DC.ABCDD.A+B+D11、最小項的邏輯相鄰最小項是。A.B.C.D.12、在移位寄存器中采用并行輸出比串行輸出。A.快B.慢C.一樣快D.不確定13、下圖中,滿足Q＊=Q的觸發器是_____________。14、十六路數據選擇器，其地址輸入端有個。A.16B.2C.415、用8421碼表示的十進制數65，可以寫成。A．65B.[1000001]BCDC.[01100101]BCDD.[1000001]212345678910√√×√××××√√1.

函數F(A,B,C)=AB+BC+AC的最小項表達式為()。A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）2．8線—3線優先編碼器的輸入為I0—I7，當優先級別最高的I7有效時，其輸出的值是（）。A．111B.010C.000D.1013．十六路數據選擇器的地址輸入（選擇控制）端有（）個。A．16B.2C.4D.84.有一個左移移位寄存器，當預先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數據的移位過程是（）。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--01115．已知74LS138譯碼器的輸入三個使能端（E1=1，E2A=E2B=0）時，地址碼A2A1A0=011，則輸出Y7～Y0A.11111101B.10111111C.11110111D6.一只四輸入端或非門，使其輸出為1的輸入變量取值組合有()種。

A．15

B．87.隨機存取存儲器具有()功能。A.讀/寫B.無讀/寫C.只讀D.只寫00100010010001010011100101110111A.NB.2NC.N2D.2N9．某計數器的狀態轉換圖如右，其計數的容量為()A．八B.五C.四D.三10．已知某觸發的特性表如下（A、B為觸發器的輸入）其輸出信號的邏輯表達式為()。ABQn+1說明00Qn保持010置0101置111Qn翻轉A．Qn+1＝AB.C.D.Qn+1＝B11．有一個4位的D/A轉換器，設它的滿刻度輸出電壓為10V，當輸入數字量為1101時，輸出電壓為（）。A．8.125VB.4VC.6.25VD.9.375V12．函數F=AB+BC，使F=1的輸入ABC組合為(

)

A．ABC=000

B．ABC=01013．已知某電路的真值表如下，該電路的邏輯表達式為()。A．B.C．D．ABCYABCY0000100000111011010011010111111114．四個觸發器組成的環行計數器最多有()個有效狀態。A.4B.6C.8D.16123456789101112131415ACCACAADBCADCDB由開關組成的邏輯電路如圖所示，設開關接通為“1”，斷開為“0”，電燈亮為“1”，電燈暗為“0(a)“與”門(b)“或”門(c)“非”門(d)“與非”門2.與二進制數00100011相應的十進制數是()。(a)35 (b)19 (c)23(d)673.邏輯圖和輸入A，B的波形如圖所示，分析當輸出F為“1”的時刻，應是(a)t1 (b)t2 (c)t3(d)無4.如圖所示時序邏輯電路為（）。移位寄存器 （b）同步二進制加法計數器(c)異步二進制減法計數器(d)異步二進制加法計數器5.如圖所示邏輯電路為（）。同步二進制加法計數器異步二進制加法計數器同步二進制減法計數器異步二進制減法計數器6.某時序邏輯電路的波形如圖所示，由此判定該電路是（）。(a)二進制計數器 (b)十進制計數器 (c)移位寄存器(d)五進制計數器7.邏輯電路如圖所示，當A=“0”，B=“1”時，C脈沖來到后，D觸發器具有計數功能(b)保持原狀態(c)置“0”(d)置“1”8.下列函數中式是函數Z=AB+AC的最小項表達式。(a) （b） （c） （d） 9.OC門組成電路如圖所示，其輸出函數F為。（a）F=AB+BC（b）（c）F=(A+B)(B+C)（d）10.在二進制譯碼器中，若輸入有4位代碼，則輸出有個信號。（a）2（d）4（c）8（d）1612345678910(b)(a)(a)(a)(b)(b)(a)(d)(b)(d)1、16位輸入的二進制編碼器，其輸出端有(

)位。

A.256

B.128

C.4

D.32、74LS138是3線-8線譯碼器，譯碼輸出為低電平有效，若輸入A2A1A0=100時，輸出=A.00010000，B.11101111C.111101113、一個數據選擇器的地址輸入端有3個時，最多可以選擇（）個數據信號輸出。A、4B、6C、8D、164、測得某邏輯門輸入A、B和輸出F的波形如圖所示，則F（A，B）的表達式為（）A、F=ABB、F=C、F=D、F=A⊕B5、將D觸發器改造成T觸發器，下圖所示電路中的虛線框內應是（）。A.或非門B.與非門C.異或門D.同或門6、請判斷以下哪個電路不是時序邏輯電路（）。A、譯碼器B、寄存器C、計數器D、觸發器7、有一個左移移位寄存器，當預先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數據的移位過程是（）。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000—01118、下圖中,滿足Q＊=Q的觸發器是（）。9、在如下所示TTL電路中，能實現給定邏輯功能的電路為（）。A．B.C.D.10、為了將正弦波信號變換為同頻率的矩形波信號，應選用（）A.A/D轉換器；B.施密特觸發器；C.單穩態觸發器；D.多諧振蕩器12345678910CBCBDAADCB1、一個8線-3線優先編碼器74LS148，輸入是低電平有效，當輸入最高位和最低位同時為1而其余位為0時，則其輸出編碼應為（ ）。A．110B．011C．100D．2、當JK觸發器在時鐘CP作用下，欲使，則必須使（ ）。A．JK=01B．JK=10C．JK=00D．JK3、一個具有N個地址端的數據選擇器的功能是（ ）。A．N選1B．2N選1C．2N選1D．（2N－1）選4、在如下所示TTL電路中，能實現給定邏輯功能的電路為（）。A．B.C.D.5、同步時序邏輯電路和異步時序邏輯電路比較，其差別在于后者。A.沒有觸發器B.沒有統一的時鐘脈沖控制C.沒有穩定狀態D.輸出只與內部狀態有關6、組合邏輯電路通常由組合而成。A.門電路B.觸發器C.計數器D.寄存器7、8位移位寄存器，串行輸入時經個脈沖后，8位數碼全部移入寄存器中。A.1B.2C.4D.88、以下電路中常用于總線應用的是。A.三態門B.OC門C.OD門D.CMOS與非門9、為實現將JK觸發器轉換為D觸發器，應使。A.J=D,K=B.K=D,J=C.J=K=DD.J=K=10、下列四個觸發器中處于計數狀態的是12345678910DDCCBADAAD1、八進制（273）8中，它的最高位數2的位權為（）。A．(128)10B．(64)10C．(256)10D2、有一個4位倒T型電阻網絡的D/A轉換器，設它的參考電壓VREF為-10V，當輸入數字量為1101時，輸出電壓為（）。A．8.125VB.-10VC.5VD.9.375V3、在如下所示TTL電路中，能實現給定邏輯功能的電路為（）。A．B.