緒論單元測試完整的計算機系統通常包括()

A:主機、外部設備

B:運算器、控制器、存儲器

C:主機和應用軟件器

D:硬件系統與軟件系統

答案:D計算機硬件的主要指標（）

A:運算速度

B:存儲容量

C:機器字長

D:總線寬度

答案:ABC將高級語言源程序轉換為機器目標代碼文件的程序是（）

A:匯編程序

B:鏈接程序

C:解釋程序

D:編譯程序

答案:D下列關于馮·諾依曼結構計算機基本思想的敘述中，錯誤的是（）

A:指令和數據都用二進制表示，形式上無差別

B:指令按地址訪問，數據都在指令中直接給出

C:程序的功能都通過中央處理器執行指令實現

D:程序執行前，指令和數據需預先存放在存儲器中

答案:B匯編語言與機器語言的關系是（）

A:多對一

B:多對多

C:一對一

D:一對多

答案:C馮·諾依曼計算機中指令和數據均以二進制形式存放在存儲器中，CPU區分它們的依據是（）

A:指令和數據所在的存儲單元

B:指令和數據的尋址方式

C:指令操作碼的譯碼結果

D:指令周期的不同階段

答案:D基于存儲器，其主要作用是（）。

A:存放程序

B:存放程序和數據

C:存放微程序

D:存放數據

答案:BCPU內通用寄存器的位數取決于（）。

A:指令的長度

B:存儲器容量

C:機器字長

D:CPU的管腳數

答案:C下列關于硬件與軟件關系的描述中，正確的是()

A:軟件的發展也推動硬件的發展

B:硬件是軟件運行的基礎

C:軟件能完成的功能及性能與硬件有關

D:硬件的發展推動了軟件的發展

答案:ABCD下列屬于馮?諾依曼計算機的核心思想是()

A:采用總線

B:采用補碼

C:存儲程序和程序控制

D:存儲器按地址訪問

答案:C第一章測試設機器字長為8位（其中1位為符號位）的整數，當其表示為無符號數、機器數時的范圍為（）

A:原碼-128—127

B:反碼-128—127

C:補碼-128—127

D:無符號數0—255

答案:D在計算機中，小數點保存在（）

A:存儲單元的最高位

B:不保存

C:存儲單元的次高位

D:存儲單元的最低位

答案:B若八位寄存器中保存的信息是11111111時，若為補碼，其真值大小為（）

A:-128

B:-1

C:+1

D:+127

答案:B在下列表示法中，“0”只有一種表示形式的是（）

A:原碼

B:轉碼

C:補碼

D:反碼

答案:C若某種編碼的最小距離是4，其檢錯和糾錯能力可能是（）

A:檢錯2位，糾錯2位

B:檢錯1位，糾錯2位

C:檢錯3位，糾錯1位

D:檢錯3位，糾錯2位

答案:C一個C語言程序在一臺32位機器上運行。程序中定義了三個變量x、y和z，其中x和z為int型，y為short型。當x=127，y=-9時，執行賦值語句z=x+y后，x、y和z的值分別是（）

A:x=0000007FH，y=FFF7H，z=00000076H

B:x=0000007FH，y=FFF7H，z=FFFF0076H

C:x=0000007FH，y=FFF9H，z=FFFF0076H

D:x=0000007FH，y=FFF9H，z=00000076H

答案:A下列各種數制的數據中最小的數是（）。

A:(101001)2

B:（101001）BCD8421

C:(233)16

D:(52)8

答案:B能發現兩位錯誤并能糾正一位錯的編碼是（）。

A:偶校驗碼

B:海明碼

C:奇校驗碼

D:CRC碼

答案:B以下關于機器數和真值的說法正確的是（）

A:把符號“數值化”的數稱為機器數；

B:把符號“數值化”的數稱為真值；

C:把帶“+”“-”的數稱為機器數；

D:把帶“+”“-”的數稱為真值；

答案:AD1、計算機字長16位，采用補碼表示整數，下列關于其表示數據范圍的描述中正確的是（）

A:能表示的最大負數是-1

B:能表示最大正數是(2^15)–1

C:能表示的最小正數是1

D:能表示的最小負數是-(2^15)

答案:ABCD當-1＜x＜0時，[x]補是（）

A:2-x

B:1-x

C:2-2-n+x

D:2+x

答案:D如果某系統15*4=112成立，則系統采用的進制是()

A:9

B:7

C:8

D:6

答案:D兩個字長16位的補碼0A2B和E16A,帶符號擴展成32位后的結果分別()

A:FFFF0A2B和0000E16A

B:00000A2B和0000E16A

C:00000A2B和FFFFE16A

D:11110A2B和FFFFE16A

答案:C對字長為8位的二進制代碼10001101，下列說法錯誤的是()

A:如果代碼為原碼數，則其十進制真值為-13

B:如果代碼為標準移碼數，則其十進制真值為+115

C:如果代碼為無符號數，則其十進制真值為+141

D:如果代碼為補碼數，則其十進制真值為-115

答案:B下列對海明校驗的描述中，正確的描述是()

A:分成r組時，可以得到r位錯誤碼，因此可以區分2^r種只有1位出錯的情況

B:海明校驗碼的碼距與校驗位的位數沒有關系

C:在任何條件下，海明校驗都無法檢測到多位數據同時出錯的情況

D:待編碼數據長度為4位，再增加3位校驗碼就可以檢測到僅1位數據出錯的情況并糾錯

答案:D第二章測試數據0.00110101×410，規格化后為（）

A:0.01101010×401

B:0.01101010×411

C:0.11010100×411

D:0.11010100×401

答案:D移位運算在計算機中的實用價值為（）

A:使用移位和加法結合可實現乘（除）法

B:使用移位運算可防止數據溢出

C:只使用移位運算就可實現乘法

D:只使用移位運算就可實現除法

答案:A在浮點機中，（）是隱含的。

A:尾數

B:基數

C:數符

D:階碼

答案:B在計算機的浮點數運算中，規格化的作用是（）

A:判斷結果是否溢出

B:增加有效數字的位數，提高運算精度

C:對齊參與運算的兩數的小數點

D:減少運算步驟，提高運算速度

答案:B假定有4個整數用8位補碼分別表示為r1=FEH，r2=F2H，r3=90H，r4=F8H。若將運算結果存放在一個8位寄存器中，則下列運算會發生溢出的是（）

A:r1×r4

B:r1×r2

C:r2×r4

D:r2×r3

答案:D某字長為8位的計算機中，已知整型變量x、y的機器數分別為[x]補=11110100，[y]補=10110000。若整型變量z=2*x+y/2，則z的機器數為（）

A:00100100

B:溢出

C:10101010

D:11000000

答案:D浮點數加、減運算過程一般包括對階、尾數運算、規格化、舍入和判溢出等步驟。設浮點數的階碼和尾數均采用補碼表示，且位數分別為5位和7位（均含2位符號位）。若有兩個數X=2729/32，Y=255/8，則用浮點減法計算X-Y的最終結果是（）

A:010000010001

B:001110011000

C:001110100010

D:發生溢出

答案:B下列有關浮點數加減運算的敘述中:Ⅰ.對階操作不會引起階碼上溢或下溢Ⅱ.右規和尾數舍入都可能引起階碼上溢Ⅲ.左規時可能引起階碼下溢Ⅳ.尾數溢出時結果不一定溢出，正確的是（）

A:僅Ⅰ、Ⅱ、Ⅳ

B:Ⅰ、Ⅱ、Ⅲ、Ⅳ

C:僅Ⅱ、Ⅲ

D:僅Ⅰ、Ⅲ、Ⅳ

答案:B定點一位原碼乘法運算是（）。

A:乘數用原碼表示，被乘數取絕對值，然后相乘

B:先取操作數絕對值相乘，符號位單獨處理

C:用原碼表示操作數，然后直接相乘

D:被乘數用原碼表示，乘數取絕對值，然后相乘

答案:B針對機器數，算術移位敘述正確的是（）

A:負數的補碼算術右移后，空出的位以1補

B:負數的原碼移位后，空出的位以0補

C:負數的補碼算術左移后，空出的位以0補

D:負數的反碼移位后，空出的位以1補

答案:ABCD在補碼定點加減法運算的溢出判斷中，以下說法正確的是（）

A:對于減法，符號不同的兩個數減可能會溢出

B:對于減法，符號相同的兩個數相減不會溢出

C:對于加法，符號不同的兩個數相加不會溢出

D:對于加法，符號相同的兩個數相加可能會溢出

答案:ABCD下列浮點數運算中，下列結果（）需要左規得到

A:11.1000

B:00.1000

C:00.0111

D:10.0100

答案:AC在定點二進制運算器中，減法運算一般通過（）來實現

A:補碼運算的二進制減法器

B:補碼運算的二進制加法器

C:反碼運算的二進制加法器

D:原碼運算的二進制減法器

答案:B在計算機中，對于正數，其三種機器數右移后符號位均不變，但若右移時最低數位丟1，可導致（）

A:運算結果出錯

B:無任何影響

C:無正確答案

D:影響運算精度

答案:D若采用雙符號位補碼運算，運算結果的符號位為10，下列結論中錯誤的是()

A:產生了上溢

B:產生了下溢

C:運算結果溢出，結果為正數

D:運算結果溢出，結果為負數

答案:BC第三章測試動態RAM刷新方式不包括（）

A:分散刷新

B:異步刷新

C:靜態刷新

D:集中刷新

答案:C某SRAM芯片，其容量為8Kⅹ8位，其地址線和數據線的條數分別為（）

A:地址線8根，數據線8根

B:地址線13根，數據線8根

C:地址線8根，數據線13根

D:地址線13根，數據線13根

答案:B動態存儲器DRAM主要通過（）來存儲信息？

A:觸發器

B:寄存器

C:磁介質

D:電容

答案:D設有4個模塊組成的存儲體結構，每個體存儲字長為16位，存取周期250ns，假設數據總線寬度16位，總線傳送周期為50ns，試求順序存取和交叉存取的帶寬分別為（）

A:6.4X108和1.6X108

B:1.6X108和6.4X107

C:6.4X107和1.6X108

D:6.4X107和1.6X107

答案:C按配偶原則配置1100111的漢明碼為（）

A:10101000111

B:11101001101

C:11101000111

D:01111001111

答案:D已經接收到的海明碼為0100111（按配奇原則配置），欲傳送的有效信息為（）

A:0101

B:0111

C:0100

D:0011

答案:B設機器字長32位，存儲容量16MB，若按字編址，其尋址范圍為（）

A:2M

B:4M

C:16M

D:8M

答案:B假設CPU執行某段程序，訪問Cache命中1000次，訪問主存20次，Cache的存取周期20ns，主存的存取周期100ns，則cache-主存的命中率、效率、平均訪問時間為（）

A:0.980492.73%21.600

B:0.980492.73%21.568

C:0.980092.59%21.600

D:0.980092.73%21.568

答案:B假設cache容量為16kB，每個字塊為32個字，每個字32位，則（）

A:此Cache共128字塊

B:此Cache共512字塊

C:此Cache地址為16位

D:此Cache地址為10位

答案:A若緩存的工作速度是主存的4倍，命中率是95%，則采用緩存后，存儲器的性能是原來的（）

A:4

B:1.75

C:3

D:3.48

答案:D在主存和CPU之間增加Cache的目的是（）。

A:增加CPU中通用寄存器的數量

B:擴大主存的容量

C:解決CPU和主存之間的速度匹配

D:代替CPU中的寄存器工作

答案:C計算機的存儲器采用分級存儲體系的目的是（）。

A:減小機箱的體積

B:便于讀寫數據

C:便于系統升級

D:解決存儲容量、價格與存取速度間的矛盾

答案:D在按字節編址、采用小端方式的32位計算機中，按邊界對齊方式為以下C語言結構型變量a分配存儲空間。structrecord{shortx1;intx2;}a;若a的首地址為2020FE00H，a的成員變量x2的機器數為12340000H，則其中34H所在存儲單元的地址是（）

A:2020FE03H

B:2020FE05H

C:2020FE06H

D:2020FE04H

答案:C某32位計算機按字節編址，采用小端（LittleEndian）方式。若語句“inti=0;”對應指令的機器代碼為“C745FC00000000”，則語句“inti=-100;”對應指令的機器代碼是（）

A:C745FCFFFFFF9C

B:C745FCFFFFFFC9

C:C745FC9CFFFFFF

D:C745FCC9FFFFFF

答案:C下列有關RAM和ROM的敘述中，I．RAM是易失性存儲器，ROM是非易失性存儲器II．RAM和ROM都采用隨機存取方式進行信息訪問III．RAM和ROM都可用作CacheIV．RAM和ROM都需要進行刷新正確的是（）

A:僅I

B:III和IV

C:II和IV

D:僅II和III

E:僅I和II

F:僅II

答案:E下列存儲器中，在工作期間需要周期性刷新的是（）

A:DRAM

B:FLASH

C:ROM

D:SRAM

答案:A某計算機主存容量為64KB，其中ROM區為4KB，其余為RAM區，按字節編址。現要用2K×8位的ROM芯片和4K×4位的RAM芯片來設計該存儲器，則需要上述規格的ROM芯片數和RAM芯片數分別是（）

A:1、15

B:2、30

C:2、15

D:1、30

答案:B假定用若干個2K×4位的芯片組成一個8K×8位的存儲器，則地址0B1FH所在芯片的最小地址是（）

A:0600H

B:0800H

C:0700H

D:0000H

答案:B某計算機存儲器按字節編址，主存地址空間大小為64MB，現用4M×8位的RAM芯片組成32MB的主存儲器，則存儲器地址寄存器MAR的位數至少是（）

A:23位

B:26位

C:25位

D:22位

答案:B某計算機使用4體交叉編址存儲器，假定在存儲器總線上出現的主存地址（十進制）序列為8005,8006,8007,8008,8001,8002,8003,8004,8000，則可能發生訪存沖突的地址對是（）

A:8004和8008

B:8001和8008

C:8000和8004

D:8002和8007

答案:C某計算機的Cache共有16塊，采用2路組相聯映射方式（即每組2塊）。每個主存塊大小為32字節，按字節編址。主存129號單元所在主存塊應裝入到的Cache組號是（）

A:0

B:4

C:2

D:6

答案:B采用指令Cache與數據Cache分離的主要目的是（）

A:減少指令流水線資源沖突

B:降低Cache的缺失損失

C:降低CPU平均訪存時間

D:提高Cache的命中率

答案:A關于CPU與主存之間的緩存，正確的是（）

A:依據程序訪問的局部性原理設計

B:能避免CPU與I/O設備爭搶主存

C:能緩解CPU和主存間的速度差異

D:增加主存的容量

答案:ABC多體并行存儲體系的編址方式為（）

A:交替交叉編址

B:高位交叉編址

C:低位交叉編址

D:獨立編址

答案:BC以下（）措施可以提高訪存速度。

A:調整主存結構

B:采用高速器件

C:采用并行進位鏈

D:采用層次結構主存—Cache

答案:ABD第四章測試具有中斷向量表的計算機中，中斷向量地址是（）

A:中斷服務程序的入口地址

B:中斷服務程序入口地址的地址

C:中斷程序斷點

D:子程序入口地址

答案:B單重中斷系統中，Ⅰ保護現場Ⅱ中斷返回Ⅲ開中斷Ⅳ中斷處理Ⅴ關中斷Ⅵ保護斷點Ⅶ恢復現場中斷服務程序的執行順序是（）

A:Ⅶ、Ⅰ、Ⅳ、Ⅶ、Ⅲ、Ⅱ

B:Ⅰ、Ⅳ、Ⅶ、Ⅲ、Ⅱ

C:Ⅰ、Ⅴ、Ⅳ、Ⅶ、Ⅲ、Ⅱ

D:Ⅵ、Ⅰ、Ⅳ、Ⅶ、Ⅲ、Ⅱ

答案:BDMA寫操作是把數據（）

A:從I/O設備傳送到CPU；

B:從存儲器傳送到I/O設備；

C:從I/O設備傳送到存儲器；

D:從CPU傳送到I/O設備；

答案:B從信息流的傳送效率來看，（）工作效率最低。

A:雙總線系統

B:單總線系統

C:三總線系統

D:多總線系統

答案:BCPU查詢是否有請求中斷的事件發生在（）

A:執行周期開始時刻

B:執行周期結束時刻

C:執行周期的任意時刻

D:執行周期中間時刻

答案:B內部異常（內中斷）可分為故障（fault）、陷阱（trap）和終止（abort）三類。下列有關內部異常的敘述中，錯誤的是（）

A:內部異常的產生與當前執行指令相關

B:內部異常的檢測由CPU內部邏輯實現

C:內部異常的響應發生在指令執行過程中

D:內部異常處理后返回到發生異常的指令繼續執行

答案:D下列選項中，用于設備和設備控制器（I/O接口）之間互連的接口標準是（）

A:AGP

B:PCI

C:PCI-Express

D:USB

答案:D下列有關I/O接口的敘述中，錯誤的是（）

A:I/O接口中CPU可訪問的寄存器稱為I/O端口

B:采用統一編址方式時，CPU不能用訪存指令訪問I/O端口

C:采用獨立編址方式時，I/O端口地址和主存地址可能相同

D:狀態端口和控制端口可以合用同一個寄存器

答案:BI/O指令實現的數據傳送通常發生在（）

A:通用寄存器和I/O端口之間

B:通用寄存器和I/O設備之間

C:I/O端口和I/O端口之間

D:I/O設備和I/O端口之間

答案:A某計算機有五級中斷L4~L0，中斷屏蔽字為M4M3M2M1M0，Mi=1（0≤i≤4）表示對Li級中斷進行屏蔽。若中斷響應優先級從高到低的順序是L0→L1→L2→L3→L4，且要求中斷處理優先級從高到低的順序為L4→L0→L2→L1→L3，則L1的中斷處理程序中設置的中斷屏蔽字是（）

A:01101

B:01010

C:00011

D:11110

答案:B下列關于中斷I/O方式和DMA方式比較的敘述中，錯誤的是（）

A:中斷I/O方式下數據傳送通過軟件完成，DMA方式下數據傳送由硬件完成

B:中斷I/O方式適用于所有外部設備，DMA方式僅適用于快速外部設備

C:中斷響應發生在一條指令執行結束后，DMA響應發生在一個總線事務完成后

D:中斷I/O方式請求的是CPU處理時間，DMA方式請求的是總線使用權

答案:B某計算機處理器主頻為50MHz，采用定時查詢方式控制設備A的I/O，查詢程序運行一次所用的時鐘周期數至少為500。在設備A工作期間，為保證數據不丟失，每秒需對其查詢至少200次，則CPU用于設備A的I/O的時間占整個CPU時間的百分比至少是（）

A:0.05%

B:0.50%

C:0.02%

D:0.20%

答案:D異常是指令執行過程中在處理器內部發生的特殊事件，中斷是來自處理器外部的請求事件。下列關于中斷或異常情況的敘述中，錯誤的是（）

A:“訪存時缺頁”屬于中斷

B:“存儲保護錯”屬于異常

C:“整數除以0”屬于異常

D:“DMA傳送結束”屬于中斷

答案:A下列關于外部I/O中斷的敘述中，正確的是（）

A:中斷控制器按所接收中斷請求的先后次序進行中斷優先級排隊

B:CPU響應中斷時，通過執行中斷隱指令完成通用寄存器的保護

C:有中斷請求時，CPU立即暫停當前指令執行，轉去執行中斷服務程序

D:CPU只有在處于中斷允許狀態時，才能響應外部設備的中斷請求

答案:D下列關于DMA方式的敘述中，Ⅰ．DMA傳送前由預處理程序設置傳送參數Ⅱ．數據傳送前由DMA控制器請求總線使用權Ⅲ．數據傳送由DMA控制器直接控制總線完成Ⅳ．DMA傳送結束后的處理由中斷服務程序完成正確的是（）

A:僅Ⅰ、Ⅱ

B:僅Ⅱ、Ⅲ、Ⅳ

C:Ⅰ、Ⅱ、Ⅲ、Ⅳ

D:僅Ⅰ、Ⅲ、Ⅳ

答案:C若設備采用周期挪用DMA方式進行輸入輸出，每次DMA傳送的數據塊大小為512字節，相應的I/O接口中有一個32位數據緩沖寄存器。對于數據輸入過程，下列敘述中，錯誤的是（）

A:每準備好32位數據，DMA控制器就發出一次總線請求

B:數據塊傳送結束時，會產生“DMA傳送結束”中斷請求

C:相對于CPU，DMA控制器的總線使用權的優先級更高

D:在整個數據塊的傳送過程中，CPU不可以訪問主存儲器

答案:D外部中斷包括不可屏蔽中斷（NMI）和可屏蔽中斷。下列關于外部中斷的敘述中，錯誤的是（）

A:不可屏蔽中斷的優先級比可屏蔽中斷的優先級高

B:可通過中斷屏蔽字改變可屏蔽中斷的處理優先級

C:CPU處于關中斷狀態時，也能響應NMI請求

D:一旦可屏蔽中斷請求信號有效，CPU將立即響應

答案:D在I/O單獨（獨立）編址下，下面的說法正確的是（）。

A:只對應內存單元或只對應I/O設備

B:一個具體地址既可對應輸入輸出設備，也可對應內存單元

C:一個具體地址只能對應輸入輸出設備

D:一個具體地址只能對應內存單元

答案:BCPU啟動通道通過（）。

A:程序查詢

B:執行通道命令

C:發出中斷請求

D:執行I/O指令

答案:D在程序的執行過程中，Cache與主存的地址映射是由（）。

A:程序員調度的

B:操作系統來管理的

C:由硬件自動完成的

D:用戶軟件完成

答案:CDMA方式的接口電路中有程序中斷部件，其作用是（）。

A:發中斷請求

B:向CPU提出傳輸結束

C:向CPU提出總線使用權

D:實現數據傳送

答案:BDMA訪問主存時，向CPU發出請求，獲得總線使用權時再進行訪存，這種情況稱作（）。

A:DMA

B:周期挪用

C:停止CPU訪問主存

D:DMA與CPU交替訪問

答案:B下面敘述正確的是（）

A:調用中斷服務程序和子程序都需保護程序斷點，前者由中斷隱指令完成，后者由CALL指令本身完成。

B:中斷服務程序的入口地址可以通過硬件向量法產生向量地址。子程序調用的子程序入口地址是由CALL指令中的地址碼給出的。

C:中斷服務程序與中斷時CPU正在運行的程序是相互獨立的；子程序調用時轉入的子程序與CPU正在執行的程序段是同一程序的兩部分。

D:通常中斷產生都是隨機的，而子程序調用是由CALL指令（子程序調用指令）引起的。

答案:ABCDI/O接口的基本功能是()

A:實現設備的選擇

B:傳送控制命令

C:實現數據緩沖達到速度匹配

D:實現電平轉換

答案:ABCD關于主機與I/O設備的聯絡方式，敘述正確為（）

A:立即響應

B:異步工作采用應答信號

C:同步工作采用同步時標

D:CPU與I/O設備并行工作

答案:ABCI/O編址方式分為獨立編址和統一編址，下面敘述正確的是（）

A:統一編址是I/O地址是主存地址的一部分，可以用訪存指令訪問I/O設備

B:獨立編址是I/O地址是主存地址的一部分，可以用訪存指令訪問I/O設備

C:統一編址是I/O與主存的地址是分開的，I/O設備的訪問必須有專門的I/O指令

D:獨立編址是I/O與主存的地址是分開的,I/O設備的訪問必須有專門的I/O指令

答案:AD第五章測試設相對尋址的轉移指令占2個字節，第一個字節是操作碼，第二個字節是相對位移量，用補碼表示。每當CPU從存儲器取出一個字節時，自動完成PC+1—＞PC,若當前PC為2000H，指令JMPL（是相對尋址特征）要轉移到1FF8H，該指令的第二個字節內容是（）

A:F8H

B:F6H

C:F7H

D:F9H

答案:B數據傳送指令的功能一般不包括（）

A:存儲器與存儲器之間傳送數據

B:寄存器與寄存器之間傳送數據

C:寄存器與存儲器之間傳送數據

D:寄存器與外設之間傳送數據

答案:DRISC是（）的簡稱。

A:精簡指令系統計算機

B:算術指令系統計算機

C:長指令系統計算機

D:復雜指令系統計算機

答案:A以下關于堆棧尋址描述錯誤的是（）

A:堆棧尋址要求計算機中設置堆棧

B:可用寄存器組來實現堆棧

C:可用硬盤來實現堆棧，稱硬堆棧

D:可用內存來實現堆棧

答案:C某機器有一個標志寄存器，其中有進位/借位標志CF、零標志ZF、符號標志SF和溢出標志OF，條件轉移指令bgt（無符號整數比較大于時轉移）的轉移條件是（）

A:CF+OF＝1

B:＝1

C:＝1

D:＝1

答案:B減法指令“subR1,R2,R3”的功能為“(R1)-(R2)→R3”，該指令執行后將生成進位/借位標志CF和溢出標志OF。若(R1)=FFFFFFFFH，(R2)=FFFFFFF0H，則該減法指令執行后，CF與OF分別為（）

A:CF=0,OF=1

B:CF=1,OF=0

C:CF=1,OF=1

D:CF=0,OF=0

答案:D整數x的機器數為11011000，分別對x進行邏輯右移1位和算術右移1位操作，得到的機器數各是（）

A:01101100、11101100

B:01101100、01101100

C:11101100、01101100

D:11101100、11101100

答案:A偏移尋址通過將某個寄存器內容與一個形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是（）

A:相對尋址

B:基址尋址

C:間接尋址

D:變址尋址

答案:C假設變址寄存器R的內容為1000H，指令中的形式地址為2000H；地址1000H中的內容為2000H，地址2000H中的內容為3000H，地址3000H中的內容為4000H，則變址尋址方式下訪問到的操作數是（）

A:3000H

B:1000H

C:2000H

D:4000H

答案:D某計算機有16個通用寄存器，采用32位定長指令字，操作碼字段（含尋址方式位）為8位，Store指令的源操作數和目的操作數分別采用寄存器直接尋址和基址尋址方式。若基址寄存器可使用任一通用寄存器，且偏移量用補碼表示，則Store指令中偏移量的取值范圍是（）

A:-32768～+32767

B:-65535～+65536

C:-65536～+65535

D:-32767～+32768

答案:A下列尋址方式中，最適合按下標順序依次訪問數組元素的是（）

A:寄存器尋址

B:直接尋址

C:相對尋址

D:變址尋址

答案:D按字節編址的計算機中，某double型數組A的首地址為2000H，使用變址尋址和循環結構訪問數組A，保存數組下標的變址寄存器初值為0，每次循環取一個數組元素，其偏移地址為變址值乘以sizeof(double)，取完后變址寄存器內容自動加1。若某次循環所取元素的地址為2100H，則進入該次循環時變址寄存器的內容是（）

A:32

B:100

C:25

D:64

答案:A某計算機采用16位定長指令字格式，操作碼位數和尋址方式位數固定，指令系統有48條指令，支持直接、間接、立即、相對4種尋址方式，單地址指令中，直接尋址方式的可尋址范圍是（）

A:0～1023

B:-512～511

C:0～255

D:-128～127

答案:C下列關于RISC的敘述中，錯誤的是（）

A:RISC的指令數、尋址方式和指令格式種類相對CISC少

B:RISC的內部通用寄存器數量相對CISC多

C:RISC大多數指令在一個時鐘周期內完成

D:RISC普遍采用微程序控制器

答案:D單地址指令中為了完成兩個數的算術操作，除地址碼指明的一個操作數外，另一個數常需采用（）。

A:立即尋址方式

B:間接尋址方式

C:堆棧尋址方式

D:隱含尋址方式

答案:D寄存器間接尋址方式中，操作數處在（）。

A:程序計數器

B:內存單元

C:堆棧

D:通用寄存器

答案:BDMA訪問主存時，讓CPU處于等待狀態，等DMA的一批數據訪問結束后，CPU再恢復工作，這種情況稱作（）。

A:DMA

B:周期挪用

C:DMA與CPU交替訪問

D:停止CPU訪問主存

答案:D下列說法正確的是（）

A:子程序的返回地址可存放在子程序的入口地址內

B:子程序的返回地址可存放在棧頂內

C:每條CALL指令都對應一條返回指令

D:子程序調用可出現在子程序中

答案:BCD在設計指令格式時，應考慮的因素為（）

A:尋址方式

B:數據類型

C:寄存器個數

D:數據總線寬度

答案:AC機器中常見的數據類型（）

A:地址

B:字符

C:邏輯數據

D:數字

答案:ABCD第六章測試不會影響指令執行流程的是()

A:操作數的尋址方式存

B:ALU的進位方式0

C:CPU內總線結構

D:指令的功能

答案:B下列不屬于控制器功能的是（）

A:異?？刂?/p>

B:指令的順序控制

C:算術與邏輯運算

D:操作控制

答案:C使用8片74181和2片74182，可以實現（）

A:雙重分組跳躍進位鏈的64位ALU

B:三重分組跳躍進位鏈的32位ALU

C:雙重分組跳躍進位鏈的32位ALU

D:三重分組跳躍進位鏈的64位ALU

答案:C以下對各寄存器的描述正確的是（）

A:MAR寄存器用于存放取回的數據

B:IR寄存器用于存放預取指令的地址

C:PSW寄存器用于存放程序狀態字

D:PC寄存器用于存放要執行的指令

答案:C以下不屬于CPU工作周期的是（）

A:間址周期

B:存取周期

C:取指周期

D:執行周期

答案:B下列關于指令周期說法錯誤的是（）

A:間址周期的目的是取有效地址

B:中斷周期的目的是尋址

C:取指周期的目的是取指令

D:若指令是訪存指令，執行周期的目的是取操作數

答案:B下列有關處理器時鐘脈沖信號的敘述中，錯誤的是（）

A:處理器總是在每來一個時鐘脈沖信號時就開始執行一條新的指令

B:時鐘脈沖信號由機器脈沖源發出的脈沖信號經整形和分頻后形成

C:時鐘周期以相鄰狀態單元間組合邏輯電路的最大延遲為基準確定

D:時鐘脈沖信號的寬度稱為時鐘周期，時鐘周期的倒數為機器主頻

答案:A下列給出的部件中，Ⅰ．ALUⅡ．指令寄存器Ⅲ．通用寄存器Ⅳ．浮點寄存器其位數（寬度）一定與機器字長相同的是（）

A:僅Ⅰ、Ⅲ

B:僅Ⅰ、Ⅱ

C:僅Ⅱ、Ⅲ、Ⅳ

D:僅Ⅱ、Ⅲ

答案:A假定不采用Cache和指令預取技術，且機器處于“開中斷”狀態，則在下列有關指令執行的敘述中，錯誤的是（）

A:每個指令周期中CPU都至少訪問內存一次

B:每個指令周期一定大于或等于一個CPU時鐘周期

C:空操作指令的指令周期中任何寄存器的內容都不會被改變

D:當前程序在每條指令執行結束時都可能被外部中斷打斷

答案:C某計算機的指令流水線由四個功能段組成，指令流經各功能段的時間（忽略各功能段之間的緩存時間）分別為90ns、80ns、70ns和60ns，則該計算機的CPU時鐘周期至少是（）

A:60ns

B:70ns

C:80ns

D:90ns

答案:D某CPU主頻為1.03GHz，采用4級指令流水線，每個流水段的執行需要1個時鐘周期。假定CPU執行了100條指令，在其執行過程中，沒有發生任何流水線阻塞，此時流水線的吞吐率為（）

A:1.03109條指令/秒

B:0.25109條指令/秒

C:0.97109條指令/秒

D:1.0109條指令/秒

答案:D在無轉發機制的五段基本流水線（取指、譯碼/讀寄存器、運算、訪存、寫回寄存器）中，I1：addR1,R2,R3;(R2)+(R3)R1I2：addR5,R2,R4;(R2)+(R4)R5I3：addR4,R5,R3;(R5)+(R3)R4I4：addR5,R2,R6;(R2)+(R6)R5下列指令序列存在數據冒險的指令對是（）

A:I2和I3

B:I3和I4

C:I2和I4

D:I1和I2

答案:A狀態寄存器用來存放（）。

A:算術運算結果

B:算術、邏輯運算及測試指令的結果狀態

C:邏輯運算結果

D:運算類型

答案:BCPU中的譯碼器主要用于（）。

A:數據譯碼

B:地址譯碼

C:選擇多路數據至ALU

D:指令譯碼

答案:D運算器由許多部件組成，其核心部分是（）。

A:多路開關

B:算術邏輯運算單元

C:數據總線

D:累加寄存器

答案:B在CPU的寄存器中，（）對用戶是完全透明的。

A:程序計數器

B:狀態寄存器

C:指令寄存器

D:通用寄存器

答案:C由編譯程序將多條指令組合成一條指令，這種技術稱做（）。

A:超流水線技術

B:超標量技術

C:超字長

D:超長指令字技術

答案:D以下不屬于CPU控制器功能的是（）

A:邏輯運算

B:算術運算

C:取指令

D:執行指令

答案:AB以下寄存器屬于控制和狀態寄存器的有（）

A:MAR

B:PC

C:MDR

D:IR

答案:ABCD以下屬于CPU功能的是（）

A:操作控制

B:指令控制

C:存儲數據

D:處理中斷

答案:ABD第七章測試下列有關指令周期的敘述中，正確的是（）。

A:單周期CPU中的指令周期就是一個時鐘周期

B:指令周期的第一個階段一定是取指令階段

C:一個指令周期可由若干個機器周期或時鐘周期組成

D:乘法指令和加法指令的指令周期總是一樣長

答案:ABC設PC、MAR、IRA、MDR、Ri等分別表示CPU中的程序計數器、內存地址寄存器、指令寄存器中的形式地址字段、內存數據緩沖寄存器和通用寄存器。從尋址方式的角度考慮，以下可能存在的操作是（）

A:

B:

C:

D:

答案:ABCD下列有關取指令操作部件的敘述中，正確的是（）

A:PC在單周期數據通路中不需要“寫使能”控制信號

B:取指令操作的延時主要由存儲器的取數時間決定

C:取指令操作可以和下條指令地址的計算操作同時進行

D:單周期CPU數據通路中需使用指令寄存器存放取出的指令

答案:ABC下列有關數據通路的敘述中，正確的是（）

A:通用寄存器屬于狀態元件，但不包含在數據通路中

B:數據通路執行的功能由控制部件送出的控制信號選擇控制

C:ALU屬于操作元件，用于執行各類算術和邏輯運算

D:數據通路由若干操作元件和狀態元件連接而成

答案:BCD常見的CPU控制方式不包括（）

A:聯合控制

B:異步控制

C:同步控制

D:DMA

答案:D某CPU的主頻是8MHz，若已知每個機器周期平均包含4個時鐘周期，該機的平均執行速度是0.8MIPS，則該機的平均指令周期為（）微妙。

A:2.5

B:0.625

C:1.25

D:0.125

答案:C控制計算機操作最小的時間單位是（）

A:機器周期

B:訪存周期

C:中斷周期

D:時鐘周期

答案:D在同步控制方式中，以最長最復雜微操作序列作為標準，機器周期內節拍數相同的控制方式是（）

A:局部控制的機器周期方案

B:中央控制的機器周期方案

C:不定長的機器周期方案

D:定長的機器周期方案

答案:D單周期處理器中所有指令的指令周期為一個時鐘周期。下列關于單周期處理器的敘述中，錯誤的是（）

A:可以采用單總線結構的數據通路

B:處理器時鐘頻率較低

C:在指令執行過程中控制信號不變

D:每條指令的CPI為1

答案:A下列關于指令流水線數據通路的敘述中，錯誤的是（）

A:包含生成控制信號的控制部件

B:包含通用寄存器組和取指部件

C:包含算術邏輯運算部件（ALU）

D:由組合邏輯電路和時序邏輯電路交替組合而成

答案:A同步控制是（）。

A:所有指令執行時間都相同的方式

B:只適用于CPU控制的方式

C:只適用于外圍設備控制的方式

D:由統一時序信號控制的方式

答案:D計算機中表示地址時，采用（）。

A:原碼

B:無符號數

C:補碼

D:反碼

答案:B計算機執行乘法指令時，由于其操作較復雜，需要更多的時間，通常采用（）控制方式。

A:延長機器周期內節拍數的

B:同步；

C:異步

D:中央與局部控制相結合的

答案:D控制單元的輸入信號可能來自于（）

A:時鐘

B:各種狀態標志

C:控制總線

D:指令寄存器

答案:ABCD下列說法正確的是（）

A:一條指令周期內的機器周期數可以不等

B:在機器周期所包含時鐘周期數相同的前提下，兩機平均指令執行速度之比等于兩機主頻之比

C:一條指令周期包含若干個機器周期

D:一個機器周期內的節拍數可以不等

答案:ABCD第八章測試下列關于微程序和微指令的敘述中()是正確的。

A:微程序控制器比硬連線控制器相對靈活

B:微程序控制器的速度一般比硬布線控制快

C:同一條微指令可以發出互斥的微命令

D:控制器產生的所有控制信號稱為微指令

答案:A通常情況下，不包含在中央處理器(CPU)芯片中的部件是（）

A:DRAM

B:ALU

C:寄存器

D:控制器

答案:A某單總線結構的計算機，其數據通路如圖所示。其中，R0~R7為通用寄存器，其輸入和輸出端均連接到內部總線Bus，其控制命令分別為Riin、Riout。關于該數據通路的下列描述中，正確的是（)

A:所有控制寄存器向總線數據的控制信號，如R2out,R3out等都一定不能同時有效

B:所有控制從總線向寄存器輸入的控制信號，如R1in，R2in等一定不能同時有效

C:取指令的數據通路為：PC-＞MAR-＞M-＞MDR-＞IR

D:寄存器R0間接尋址方式下讀操作數到R1的數據通路：R0-＞MAR-＞M-＞MDR-＞R1

答案:ACD某機器的微指令格式中，共有8個控制字段，每個字段可分別激活5、8、3、16、1、7、25、4中的控制信號，若采用直接字段編碼方式，則微指令的操作控制字段應該?。ǎ?/p>

A:69

B:23

C:37

D:26

答案:D下列說法正確的是（）

A:直接編碼、字段直接編碼、字段間接編碼以及混合直接和字段混合編碼的微指令都是水平型微指令

B:采用微操作碼字段的微指令是水平型微指令

C:只有直接編碼的微指令是水平型微指令

D:與直接編碼相比，字段編碼速度更快

答案:A某機器共有52個微操作控制信號，構成5個相斥的微命令組，每組分別包含5,8,2,15,22個微命令，已知可判定的外部條件有2個，微指令字長28位，則控制存儲器的容量為（）

A:256×22

B:256×28

C:128×22

D:128×28

答案:B微指令的格式不包括（）

A:后繼微指令地址的形成方式

B:微指令的編碼方式

C:微指令的存儲方式

D:微指令字長

答案:C將微指令的操作控制字段分成若干段，將一組互斥的微操作命令放在一個字段內，通過對這個字段的譯碼便可對應每個微命令。這種編碼方式為（）

A:混合編碼方式

B:字段直接編碼方式

C:字段間接編碼方式

D:直接編碼方式

答案:B如圖所示的編碼方式是（）

A:字段間接編碼方式

B:字段直接編碼方式

C:直接編碼方式

D:混合編碼方式

答案:A相對于微程序控制器，硬布線控制器的特點是（）

A:指令執行速度慢，指令功能的修改和擴展難

B:指令執行速度快，指令功能的修改和擴展容易

C:指令執行速度慢，指令功能的修改和擴展容易

D:指令執行速度快，指令功能的修改和擴展難

答案:D以微程序存儲方式構成的控制器又稱為（）。

A:微程序控制器

B:運算器

C:組合邏輯型控制器

D:存儲邏輯型控制器

答案:A微程序放的部件是（）。

A:RAM

B:指令寄存器

C:控制存儲器

D:內存

答案:C如圖所示，敘述正確的是（ABCD）敘述正確的是（）

A:當中斷發生時，中斷隱指令所需完成的操作可由一個對應中斷周期的微程序控制完成

B:任何一條機器指令的取指令操作都是相同的

C