1、實驗日期：2009/11/11實驗室：229座位號：4淸華大學電子工程系電子技術實驗報吿數字實驗一：與非門電路的測試班級：無86姓名：戴揚學號：2008011191實驗日期:2009/11/11交報告日期：2009/11/20一、實驗目的加深對CMOS寫E門基本特性和主要參數的理解，翦1主要參數的測試方法。熟悉TTL寫E門的基本恃14和主要參數，以及主要參數的測試方法。了解CMOS施密特反相器基本特性及其主要參數的測試方法。(4)進一步熟悉示波器的使用。學習”XY功能的應用。二、實驗任務(1)測試CMOS與非門CD4011的平均延遲時間、電壓傳輸特性、動態功耗。(2)測試TTL寫E門74LS0

2、0的電壓傳輸特f生、平均延遲時間、輸入負載特性和輸出負載特性。(3)測試CD40106施密特反相器的平均延遲時間、電壓傳輸特性。三、實驗原理及參考電路參見電子電路實驗頁。四、實驗內容本實驗所用電源均為5V。必做內容：(1)測量CMOS與非門CD4011的平均延遲時間。(2)測量CMOS與非門CD4011的電壓傳輸特性。選做內曠:(3)測量TTL與非門74LS00平均延遲時間。(4)測量TTL與非門74LS00的電壓傳輸特性。選做內容二:(5)測量TTL與非門74LS00的輸入負載特性。(6)測量TTL與非門74LS00的輸出負載特性。(7)雙嚓CMOS與非門CD4011的動態切耗。(8)測量C

3、D40106施密特反相器的電壓傳輸特性。五、注意事項(1)不管是CMOS電路還是TTL電路，在使用時都必須注意工作電壓，不能過壓或欠壓工作。CMOS電路的工作電壓范圍加寬,一股為+5V+15V，而TTL電路的工作電壓為5V5%O如果電源電壓過高，可能會損壞集成電路。(2)要注意門電路輸入信號的高、低電平要符合規范要求。無論是CMOS電路還是TTL電路”其輸入信號的低電平不得低T地電壓，高電平不得高于電源電,否則電路將不能正常工作，甚至可能會損壞集成電路芯片。(3)要熟悉芯片的引腳排列，使用時引腳不報錯，欄!J要注意電源和接地弓I腳不允許接反。(4)數字電路的輸出端不允許盲施電源或訓接地(可以通

4、過一個阻值合適的電阻接到電源或地L除特殊電路夕卜，一般不允許輸出端并聯使用”否則金員壞器件。(5)CMOS集成電路的輸入端不允許懸空，必徳低電平或高電平。對于TTL電路，輸入端懸空在邏輯k相當于是接高電平,但為了電路工儲定可靠”減小干擾”敷子還禺安電讓求接高電平或低電平。總之，多余輸入引腳的接法不能改變電六、實驗數據記錄及處理以下所示波形均為MultisimlO進行仿真來模擬觀察傍！1的習101測量CMOS寫E門CD4011的平均延遲時間。測量電路圖:其中輸入電壓M囲圣低電平為0V;高電平為5V,頻率為1MHz的方波信號。測試時示波器探頭用x10衰減。仿真電路:V。測試波形:滲示液器-XSC2

5、歹示波器XC2數據記錄:tpHL=72.011Splh=38.0nstpd=(tpHL+tpLH)/2=55-OnS1r厶二72。幾s比泌二（”月厶彳7戶s丿/=Wo必2.測量CMOS與非門CD4011的電壓傳輸特性。測量電路:其中輸入電壓M囲圣低電平為0V,高電平為5V;頻率為100Hz的三角波彳言號。將示波器顯示方式改為X-Y方式。仿真電路：診示波器V/V:夕示i-XSC2實際波形:數據記錄:%h=4.98V%l=21.01I1VX)Hn=4.95V%z=0.05V%h=%h%n=239V%L=%Fr%z=247V二：文1亠、kg:T4U7U乙U“艾、WONHEA拿2zoos總II言-ll

6、nflu-/e/i一/Nvm:工:wlwl9zhs矗tfMs覧0TX旺OZH1A1CXI二一匚-s垣具里宗3回石圈豈牡zks匸出m-一匚rntpd=(tpdi+tpdJ/8=325ns實際波形:作實驗日期年月日弋種fl數據記錄:tpdi=14.0nstj)d2=12.Oils切/=仃宀）加軸訪“J/*二?心丿丄4.測量TTL寫E門74LS00的電壓傳輸特性。測量的方法及電路與測量CMOS門電路完舍-樣。測量電路：其中輸入電壓M囲睪低電平為0V,高電平為5V”頻率為100Hz的三角波彳言號。將示波器顯示方式改為X-Y方式。仿真電路:莎示波器XSC2汀冏350.035nts35.|8.a|a&|-

7、連卷.a-通aB匕6!|5VJDiv比洌|5V/DivY世賈(0YEl.卩AC|Q|DC|AC|0C電平類52rr十|ep外品i正芨i巒灌i苣祐irv/v】:實際波形:Vo/Uz1Vvu(vv/k11汝/ilA%“311恥性1數據記錄:%h=3.76V%l=24.0111V心=1.08VX)N=132V%Hnxn=2.7VX)Lnwc=0.4V%N=L38V一%g=068V/吐v、oUm二卩7uppr&7Vjz-ri7V叫心2VJUlzx二(?-yi/%7H=血嘰-幾二/V/VL-心一久”*=0.1/七、實驗分析與總結1、欄居契卷則鍛吉果，也交TTL寫E門74LS00和CMOS與非CD4011

8、的性能：由實驗測得數據可知，TTL與非門的延遲時間g比CMOS與非門的延遲時I、矽豆，性藏高；而CMOS與非門的高、低電平噪聲容限電壓、均比TTL與非門的高，這是因為TTL與非門輸出狀態發生轉變時的傳輸特性曲線變化較緩”弘較低，較高，v0FT與相差較多，致使其翱容B耗壓Vnh、%相對較小。2、在實驗中所遇至啲故瞬口問題以及解決方法：由于第一次使用面包板，接線時比較生疏，并犯了很多錯誤。比如：在做4011電壓特14曲細寸;將一條導線插到了正確插孑L的旁邊一個扌酣L”貳波形不正確。以后應該仔細核對。3、實驗心得：(1)通過實驗”我熟悉了面包板的接線方法。(2)了解了CD4011和74LS00的延遲

9、特性和電壓傳輸特性，并懂得了它們的測量方法。通過實驗過程，熟悉了CD4011和74LS00的管腳分布和使用方法。(3)體會到了實驗前做好充分預習工作以及實驗結束后仔細總結與思考的重要性八、思考題1、設計電路”能夠就測量CMOS寫E門的閾值電壓。答：電路圖如下:測量方法：(1)槪謎變阻器調節至最右端。此0寸VI為高電平。將變阻器分壓調大，記錄VI躍變為低電平時V2的電壓vthle(2)槪謎變阻器調節至最左端。此時VI為低電平。將變阻器分壓調小/記錄VI躍變為咼電平時V2的電壓vth2o(3)vth=(vthl+vth2)/2.2、噪聲容限電壓vNHx%這兩個參數的意義是什么？請設討一直接測量、的

10、電路，簡單說明其狽!試方法。答：Vnh稱為高電平噪聲容B穗壓，它表示輸入為高電平時所允許的噪聲電壓的最大值，即輸出高電平的最小值“與開門電壓V。”的差值；v血稱為低電平噪聲容限電壓，它表示輸入為低電平時所允許的噪聲電壓的最大值，即關門電壓嚇與輸出低電平的最大值皿的差值。VNH.%都表示表示在輸出的最壞情況下，多大的電壓干擾將導致后面的門不能此電壓為高或低電平，體現了電路的抗干擾能力。直接測量H、的電路如下:74LSOON簡單測量方法如下:用兩個電壓表分別測量Vi和VOTT始將Ri置為0”然后連續地增加它的阻值”并注意腿Vo的變化，當V。二g=27V時，測得Vi,這時的Vi就是嚇再利用%二v0FT%皿可以求出VNL同理，纟險增加Ri的阻值，當Vo=%=0.4V時，測得Vi這時的Vi就是再利用=%Hnin-N可以出h4、應如何處理TTL寫E門和CMOS寫E門的多余輸入端？答：CMOS集成電路的輸入端不允許懸空，必須接低電平或高電平。對于TTL電路，輸入端懸空在邏