1、唐朔飛唐朔飛第版第版高 等 教 育 出 版 社高 等 教 育 出 版 社高等教育電子音像出版社高等教育電子音像出版社 為配合由高等教育出版社出版的面向21世紀課程教材計算機組成原理教學和自學的需要，隨書出版了計算機組成原理配套課件。為了配合該教材的第版，本課件在保留原課件特色的基礎上，做了相應的補充和修改。 該課件與計算機組成原理第版教材在體系上完全一致，它以課堂教學為依托，幫助讀者邊閱讀邊思考，通過點擊鼠標，逐行顯示精練的文字和簡明的圖表，既可從文稿中對教材的重點和難點加深理解，又可從視圖中看到動畫演示效果，形象地理解各種電路的工作原理和設計思路。 新版課件提供了章目錄和節目錄。操作上除了順

2、序播放外，還可任選一章、任選一節播放，并可從任意一頁幻燈片返回到上一級目錄。具體功能如下。 1. 進入章目錄后，可點擊任一章播放。 2. 進入節目錄后，可點擊任一節播放。 3. 每一節播放結束時，可繼續播放，也可點擊本節最后一頁幻燈片右下角的按鈕，回到上一級目錄，再點擊節目錄幻燈片右下角的按鈕，即可回到章目錄。 4. 點擊任一頁幻燈片右下角的按鈕，均可回到上一級目錄。 在修改課件過程中，哈爾濱工業大學計算機科學與技術學院張麗杰、羅丹彥為課件的錄入、排版、繪圖、動畫演示做了大量工作，在此表示衷心感謝。 由于時間倉促，難免有不妥之處，敬請讀者和專家批評指正。 唐朔飛 2007年年12月月1.1 計

3、算機系統簡介計算機系統簡介1.4 本書結構本書結構1.3 計算機硬件的主要技術指標計算機硬件的主要技術指標1.2 計算機的基本組成計算機的基本組成由具有各類特殊功能由具有各類特殊功能的信息（程序）組成的信息（程序）組成1. 計算機系統計算機系統計算機系統計算機系統計算機的實體，計算機的實體，如主機、外設等如主機、外設等一、一、 計算機的軟硬件概念計算機的軟硬件概念硬件硬件軟件軟件按任務需要編制成的各種程序按任務需要編制成的各種程序用來管理整個計算機系統用來管理整個計算機系統 系統軟件系統軟件應用軟件應用軟件語言處理程序語言處理程序操作系統操作系統服務性程序服務性程序數據庫管理系統數據庫管理系統

4、網絡軟件網絡軟件軟軟件件計算機計算機高級語高級語言程序言程序目標目標程序程序結果結果翻譯翻譯運行運行2. 計算機的解題過程計算機的解題過程二、計算機系統的層次結構二、計算機系統的層次結構高級語言高級語言虛擬機器虛擬機器 M3匯編語言匯編語言虛擬機器虛擬機器 M2操作系統操作系統虛擬機器虛擬機器機器語言機器語言實際機器實際機器 M1微指令系統微指令系統微程序機器微程序機器 M0用編譯程序翻譯用編譯程序翻譯成匯編語言程序成匯編語言程序用匯編程序翻譯用匯編程序翻譯成機器語言程序成機器語言程序用機器語言解釋操作系統用機器語言解釋操作系統用微指令解釋機器指令用微指令解釋機器指令由硬件直接執行微指令由硬件

5、直接執行微指令軟軟件件硬硬件件虛擬機器虛擬機器 M4虛擬機器虛擬機器 M3虛擬機器虛擬機器 M2實際機器實際機器 M1微程序機器微程序機器 M0程序員所見到的計算機系統的屬性程序員所見到的計算機系統的屬性概念性的結構與功能特性概念性的結構與功能特性計算機計算機體系結構體系結構計算機計算機組成組成實現計算機體系結構所體現的屬性實現計算機體系結構所體現的屬性有無乘法指令有無乘法指令如何實現乘法指令如何實現乘法指令（指令系統、數據類型、尋址技術、（指令系統、數據類型、尋址技術、I/OI/O機理）機理）（具體指令的實現）（具體指令的實現）三、三、計算機體系結構和計算機組成計算機體系結構和計算機組成1.

6、 計算機由五大部件組成計算機由五大部件組成3. 指令和數據用二進制表示指令和數據用二進制表示4. 指令由操作碼和地址碼組成指令由操作碼和地址碼組成6. 以運算器為中心以運算器為中心2. 指令和數據以同等地位存于存儲器，指令和數據以同等地位存于存儲器， 可按地址尋訪可按地址尋訪5. 存儲程序存儲程序一、馮馮諾依曼計算機的特點諾依曼計算機的特點5. 存儲程序存儲程序算術運算算術運算邏輯運算邏輯運算存放數據存放數據和程序和程序將信息轉換成機將信息轉換成機器能識別的形式器能識別的形式將結果轉換成將結果轉換成人們熟悉的形式人們熟悉的形式指揮程序指揮程序運行運行馮馮諾依曼計算機硬件框圖諾依曼計算機硬件框圖

7、存儲器存儲器輸入設備輸入設備運算器運算器控制器控制器輸出設備輸出設備馮馮諾依曼計算機硬件框圖諾依曼計算機硬件框圖存儲器存儲器輸入設備輸入設備運算器運算器控制器控制器輸出設備輸出設備二、計算機硬件框圖二、計算機硬件框圖1. 以存儲器為中心的計算機硬件框圖以存儲器為中心的計算機硬件框圖程序程序存儲器存儲器輸出設備輸出設備輸入設備輸入設備運算器運算器控制器控制器數據數據結果結果計算計算ALU主存主存輔存輔存CPU主機主機I/O設備設備硬件硬件CU2. .現代計算機硬件框圖現代計算機硬件框圖存儲器存儲器輸入設備輸入設備運算器運算器輸出設備輸出設備控制器控制器ALUCPU主機主機I/O設備設備CU主主存

8、存1. .上機前的準備上機前的準備 建立數學模型建立數學模型 - -+ +- -+ +- -= =!x9!x7!x5!x3xx9753sin 編制解題程序編制解題程序 確定計算方法確定計算方法程序程序 運算的運算的 全部步驟全部步驟0, 1, 2,)( )(21nyn xynx= =+ += =指令指令 每每 一個步驟一個步驟三、計算機的工作步驟三、計算機的工作步驟取取x 至運算器中至運算器中乘以乘以x 在運算器中在運算器中乘以乘以a 在運算器中在運算器中存存ax2 在存儲器中在存儲器中取取b 至運算器中至運算器中乘以乘以x 在運算器中在運算器中加加ax2 在運算器中在運算器中加加c 在運算器

9、中在運算器中= ( (ax + b) )x + c 取取x 至運算器中至運算器中乘以乘以a 在運算器中在運算器中加加b 在運算器中在運算器中乘以乘以x 在運算器中在運算器中加加c 在運算器中在運算器中計算計算 ax2 + bx + c編程舉例編程舉例000001 0000001000打印打印 停機停機取數取數 ACC存數存數 ACC 加加 ACC+ ACC乘乘 ACC ACC指令格式舉例指令格式舉例操作碼操作碼地址碼地址碼 打印機打印機指令和數據存于指令和數據存于主存單元的地址主存單元的地址 指令指令 注釋注釋操作碼操作碼 地址碼地址碼 00000010000001000取數取數x至至ACC

10、10001000000001001乘乘a得得ax ,存于存于ACC中中 20000110000001010加加b得得ax+b ,存于存于ACC中中 30001000000001000乘乘x得（得（ax+b)x,存于存于ACC中中 40000110000001011加加c得得ax2 + bx + c ,存于存于ACC 50000100000001100將將ax2 + bx +c ,存于主存單元存于主存單元 60001010000001100打印打印 7000110停機停機 8 x原始數據原始數據x 9 a原始數據原始數據a 10 b原始數據原始數據b 11 c原始數據原始數據c 12存放結果存放

11、結果計算計算 ax2 + bx + c 程序清單程序清單存儲體存儲體大樓大樓存儲單元存儲單元 存放一串二進制代碼存放一串二進制代碼存儲字存儲字 存儲單元中二進制代碼的組合存儲單元中二進制代碼的組合存儲字長存儲字長 存儲單元中二進制代碼的位數存儲單元中二進制代碼的位數每個存儲單元賦予一個地址號每個存儲單元賦予一個地址號按地址尋訪按地址尋訪 存儲單元存儲單元 存儲元件存儲元件（0/1） 房間房間 床位床位（無人（無人/ / 有人）有人）( (1) )存儲器的基本組成存儲器的基本組成MDR主存儲器主存儲器存儲體存儲體MAR2. .計算機的解題過程計算機的解題過程MARMDR 存儲單元個數存儲單元個數

12、 16存儲字長存儲字長 8 設設 MAR = = 4 位位 MDR = = 8 位位存儲器地址寄存器存儲器地址寄存器反映存儲單元的個數反映存儲單元的個數存儲器數據寄存器存儲器數據寄存器反映存儲字長反映存儲字長( (1) )存儲器的基本組成存儲器的基本組成MDR主存儲器主存儲器存儲體存儲體MAR ACC MQ X(2)運算器的基本組成及操作過程運算器的基本組成及操作過程運算器運算器MQACCALUX被加數被加數被減數被減數被除數被除數乘數乘數商商加數加數減數減數被乘數被乘數除數除數加法加法減法減法乘法乘法除法除法和和差差余數余數乘積高位乘積高位乘積低位乘積低位運算器運算器MQACCALUXACC

13、 被加數被加數ACC初態初態 加法操作過程加法操作過程 ACC+X ALU M XXACCACC指令指令 加加M 減法操作過程減法操作過程運算器運算器MQACCALUX指令指令 減減MACC 被減數被減數ACC初態初態 M XX ACC-X ALUACCACC運算器運算器MQACCALUXACCACC 被乘數被乘數初態初態 MQ M MQ指令指令 乘乘M 乘法操作過程乘法操作過程X ACC XALU X MQ 00ACCACCMQACCMQ運算器運算器MQACCALUXACC 被除數被除數ACC初態初態 ACC X ALUMQACCMQ余數在余數在ACC中中指令指令 除除M M XX 除法操作

14、過程除法操作過程取指令取指令分析指令分析指令執行指令執行指令PCIRCU取指取指執行執行PC 存放當前欲執行指令的地址，存放當前欲執行指令的地址， 具有計數功能（具有計數功能（PC）+ + 1 1 PCIR 存放當前欲執行的指令存放當前欲執行的指令訪存訪存訪存訪存完成完成一條一條指令指令( (3) )控制器的基本組成控制器的基本組成CU 控制單元控制單元PCIRCU12356789以取數指令為例以取數指令為例4( (4) )主機完成一條指令的過程主機完成一條指令的過程CU控制控制單元單元主存儲器主存儲器MDRMAR存儲體存儲體CPUPC控制器控制器IR運算器運算器MQACCALUXI/O設設備

15、備12356798以存數指令為例以存數指令為例4( (4) )主機完成一條指令的過程主機完成一條指令的過程CU控制控制單元單元主存儲器主存儲器MDRMAR存儲體存儲體CPUPC控制器控制器IR運算器運算器MQACCALUXI/O設設備備( (5) ) ax2 + bx + c 程序的運行程序的運行過程過程 將程序通過輸入設備送至計算機將程序通過輸入設備送至計算機 程序首地址程序首地址 打印結果打印結果 分析指令分析指令 取指令取指令 停機停機 啟動程序運行啟動程序運行,(PC,(PC )+)+ 1 PC1 PC 執行指令執行指令 MARMARM MMDRMDRIRIRPCPCCUCUOP(IR

16、)OP(IR)Ad(IR)Ad(IR)MARMARM MMDRMDRACCACCPCPC1. .機器字長機器字長2. .運算速度運算速度CPU 一次能處理數據的位數一次能處理數據的位數與與 CPU 中的中的 寄存器位數寄存器位數 有關有關= =ni = =1fi tiTM吉普森法吉普森法主頻主頻每秒執行百萬條指令每秒執行百萬條指令MIPS執行一條指令所需時鐘周期數執行一條指令所需時鐘周期數CPI每秒浮點運算次數每秒浮點運算次數FLOPS221 = = 256 KB213 = = 1 KB如如3. .存儲容量存儲容量主存容量主存容量輔存容量輔存容量存儲單元個數存儲單元個數 存儲字長存儲字長字節數

17、字節數字節數字節數 80 GB如如 MAR MDR 容量容量 10 8 16 32存放二進制信息的總位數存放二進制信息的總位數1K = 210 1B = 23b1GB = 230b1 K 8位位64 K 32位位第第篇篇 概論概論計算機計算機第篇第篇計算機系統的硬件結構計算機系統的硬件結構計算機計算機I/O系統總線系統總線存儲器存儲器CPU CPU內部互連內部互連ALUCU寄存器寄存器中央處理器中央處理器第第篇篇 CPU計算機計算機I/O系統總線系統總線存儲器存儲器CPU CPU內部互連內部互連ALUCU寄存器寄存器中央處理器中央處理器寄存器寄存器和解碼器和解碼器控制單元控制單元排隊排隊邏輯邏

18、輯控制控制存儲器存儲器第篇第篇 CU計算機計算機I/O系統總線系統總線存儲器存儲器CPU2.3 計算機的展望計算機的展望2.2 計算機的應用計算機的應用2.1 計算機的發展史計算機的發展史一、計算機的產生和發展一、計算機的產生和發展1946年年 美國美國 ENIAC1955年退役年退役十進制運算十進制運算18 0001 500150301 500多個電子管多個電子管多個繼電器多個繼電器千瓦千瓦噸噸平方英尺平方英尺5 000次加法秒次加法秒用手工搬動開關和拔插電纜來編程用手工搬動開關和拔插電纜來編程世界上第一臺電子計算機世界上第一臺電子計算機 ENIAC(1946)硬件技術對計算機更新換代的影響

19、硬件技術對計算機更新換代的影響 100 000 000 超大規模超大規模 集成電路集成電路 1978現在現在五五 10 000 000 大規模大規模 集成電路集成電路 19721977 1 000 000 中小規模中小規模 集成電路集成電路 19651971 200 000 晶體管晶體管 19581964 40 000 電子管電子管 19461957 速度速度 /（次（次/秒）秒） 硬件技術硬件技術 時間時間 代代三三四四二二一一第一臺第一臺von Neumann 系統結構的計算機系統結構的計算機IBM System360 最快的五臺超級計算機最快的五臺超級計算機（截止到（截止到 2009.0

20、6）1. .IBM Roadrunner（ 走鵲走鵲 ）129 600 個計算核心個計算核心 最大平均速度最大平均速度 1 105 000 GFLOPS2. . Cray XT5 Jaguar（美洲虎）（美洲虎）150 152 個計算核心個計算核心 最大平均速度最大平均速度 1 059 000 GFLOPS最快的五臺超級計算機最快的五臺超級計算機（截止到（截止到 2009.06）3. . IBM JUGENE-Blue Gene/P 最快的五臺超級計算機最快的五臺超級計算機（截止到（截止到 2009.06）294 912 個個計算核心計算核心 最大平均速度最大平均速度 825 500 GFLO

21、PS最快的五臺超級計算機最快的五臺超級計算機（截止到（截止到 2009.06）4. SGI Pleiades系統系統51 200 個計算核心個計算核心 最大平均速度最大平均速度 487 005 GFLOPS 最快的五臺超級計算機最快的五臺超級計算機（截止到（截止到 2009.06）5. . IBM BlueGene/L系統系統212 992 個計算核心個計算核心 最大平均速度最大平均速度 478 200 GFLOPS最權威的超級計算機排名的參考網址最權威的超級計算機排名的參考網址 二、微型計算機的出現和發展二、微型計算機的出現和發展微處理器芯片微處理器芯

22、片存儲器芯片存儲器芯片1971年年 8位位16位位32位位64位位4位（位（4004）1970年年256位位 1K位位16K位位64K位位256K位位1M位位16M位位64M位位4K位位4M位位Moore 定律定律Intel 公司的締造者之一公司的締造者之一 Gordon Moore 提出提出微芯片上集成的微芯片上集成的 晶體管數目每三年翻兩番晶體管數目每三年翻兩番Intel 公司的典型微處理器產品公司的典型微處理器產品8080 8位位 1974年年8086 16位位 1979年年 2.9 萬個晶體管萬個晶體管80286 16位位 1982年年 13.4 萬個晶體管萬個晶體管80386 32位

23、位 1985年年 27.5 萬個晶體管萬個晶體管80486 32位位 1989年年 120.0 萬個晶體管萬個晶體管Pentium 64位（準）位（準） 1993年年 310.0 萬個晶體管萬個晶體管Pentium Pro 64位（準）位（準） 1995年年 550.0 萬個晶體管萬個晶體管Pentium 64位（準）位（準） 1997年年 750.0 萬個晶體管萬個晶體管Pentium 64位（準）位（準） 1999年年 950.0 萬個晶體管萬個晶體管Pentium 64位位 2000年年 4 200.0 萬個晶體管萬個晶體管2007 年年 芯片上可集成芯片上可集成 3 億億 5 千萬千萬

24、 個個晶體管晶體管 預計預計2010 年年 芯片上可集成芯片上可集成 8 億億 個晶體管個晶體管三、軟件技術的興起和發展三、軟件技術的興起和發展機器語言機器語言 面向機器面向機器匯編語言匯編語言 面向機器面向機器高級語言高級語言 面向問題面向問題FORTRAN 科學計算和工程計算科學計算和工程計算PASCAL 結構化程序設計結構化程序設計C 面向對象面向對象Java 適應網絡環境適應網絡環境 1. 各種語言各種語言2. 系統軟件系統軟件語言處理程序語言處理程序 匯編程序匯編程序 編譯程序編譯程序 解釋程序解釋程序操作系統操作系統 DOS UNIX Windows 服務性程序服務性程序 裝配裝配

25、 調試調試 診斷診斷 排錯排錯數據庫管理系統數據庫管理系統 數據庫和數據庫管理軟件數據庫和數據庫管理軟件網絡軟件網絡軟件3. 軟件發展的特點軟件發展的特點 開發周期長開發周期長 制作成本昂貴制作成本昂貴 檢測軟件產品質量的特殊性檢測軟件產品質量的特殊性軟件是程序以及開發、使用和軟件是程序以及開發、使用和維護程序所需要的所有文檔維護程序所需要的所有文檔一、科學計算和數據處理一、科學計算和數據處理二、工業控制和實時控制二、工業控制和實時控制三、網絡技術三、網絡技術1. 電子商務電子商務2. 網絡教育網絡教育3. 敏捷制造敏捷制造四、虛擬現實四、虛擬現實五、辦公自動化和管理信息系統五、辦公自動化和管

26、理信息系統六、六、CAD/CAM/CIMS七、多媒體技術七、多媒體技術八、人工智能八、人工智能一、計算機具有類似人腦的一些超級一、計算機具有類似人腦的一些超級 智能功能智能功能要求計算機的速度達要求計算機的速度達1015/秒秒二、芯片集成度的提高受以下三方面的限制二、芯片集成度的提高受以下三方面的限制 芯片集成度受物理極限的制約芯片集成度受物理極限的制約 按幾何級數遞增的制作成本按幾何級數遞增的制作成本 芯片的功耗、散熱、線延遲芯片的功耗、散熱、線延遲三、？替代傳統的硅芯片三、？替代傳統的硅芯片1. 光計算機光計算機2. DNA生物計算機生物計算機3. 量子計算機量子計算機利用光子取代電子進行

27、運算和存儲利用光子取代電子進行運算和存儲通過控制通過控制DNA分子間的生化反應分子間的生化反應利用原子所具有的量子特性利用原子所具有的量子特性3.1 總線的基本概念總線的基本概念3.2 總線的分類總線的分類3.3 總線特性及性能指標總線特性及性能指標3.4 總線結構總線結構3.5 總線控制總線控制一、為什么要用總線一、為什么要用總線二、什么是總線二、什么是總線三、總線上信息的傳送三、總線上信息的傳送總線是連接各個部件的信息傳輸線，總線是連接各個部件的信息傳輸線，是是 各個部件共享的傳輸介質各個部件共享的傳輸介質串行串行并行并行四、總線結構的計算機舉例四、總線結構的計算機舉例1. 面向面向 CP

28、U 的雙總線結構框圖的雙總線結構框圖 中央處理器中央處理器 CPUI/O總線總線M總總線線主存主存 I/O接口接口 I/O 設備設備1 I/O 設備設備2I/O接口接口I/O接口接口 I/O 設備設備n單總線（系統總線）單總線（系統總線）2. 單總線結構框圖單總線結構框圖 CPU 主存主存 I/O接口接口 I/O 設備設備1 I/O 設備設備2 I/O接口接口 I/O 設備設備n I/O接口接口3. 以存儲器為中心的雙總線結構框圖以存儲器為中心的雙總線結構框圖系統總線系統總線 主存主存 CPU I/O接口接口 I/O 設備設備1 I/O 設備設備n I/O接口接口存儲總線存儲總線1. .片內總

29、線片內總線2. .系統總線系統總線芯片內部芯片內部 的總線的總線數據總線數據總線地址總線地址總線控制總線控制總線雙向雙向 與機器字長、存儲字長有關與機器字長、存儲字長有關單向單向 與存儲地址、與存儲地址、 I/O地址有關地址有關有出有出 有入有入計算機各部件之間計算機各部件之間 的信息傳輸線的信息傳輸線存儲器讀、存儲器寫存儲器讀、存儲器寫總線允許、中斷確認總線允許、中斷確認中斷請求、總線請求中斷請求、總線請求3. .通信總線通信總線串行通信總線串行通信總線并行通信總線并行通信總線傳輸方式傳輸方式 用于用于 計算機系統之間計算機系統之間 或或 計算機系統計算機系統與其他系統與其他系統（如控制儀表

30、、移動通信等）（如控制儀表、移動通信等）之間的通信之間的通信CPU 插板插板主存主存 插板插板I/O 插板插板一、總線物理實現一、總線物理實現BUS主板主板1. 機械特性機械特性2. 電氣特性電氣特性3. 功能特性功能特性4. 時間特性時間特性二、總線特性二、總線特性尺寸尺寸、形狀、形狀、管腳數管腳數及及排列順序排列順序傳輸方向傳輸方向 和有效的和有效的 電平電平 范圍范圍每根傳輸線的每根傳輸線的 功能功能信號的信號的 時序時序 關系關系地址地址數據數據控制控制三、總線的性能指標三、總線的性能指標1. 總線寬度總線寬度2. 總線帶寬總線帶寬3. 時鐘同步時鐘同步/異步異步4. 總線復用總線復用

31、5. 信號線數信號線數6. 總線控制方式總線控制方式7. 其他指標其他指標數據線數據線 的根數的根數每秒傳輸的最大字節數（每秒傳輸的最大字節數（MBps）同步同步、不同步不同步地址線地址線 與與 數據線數據線 復用復用地址線、數據線和控制線的地址線、數據線和控制線的 總和總和負載能力負載能力并發、自動、仲裁、邏輯、計數并發、自動、仲裁、邏輯、計數ISAEISAVESA(LV-BUS)PCIAGPRS-232USB模塊模塊系統系統總總線線標標準準 四、總線標準四、總線標準系統系統模塊模塊標標 準準 界界 面面總線標準總線標準數據線數據線總線時鐘總線時鐘帶寬帶寬ISA168 MHz（獨立）（獨立）

32、16 MBpsEISA328 MHz（獨立）（獨立）33 MBpsVESA(VL-BUS)3233 MHz（CPU）133 MBpsPCI326433 MHz（獨立）（獨立）66 MHz（獨立）（獨立）132 MBps528 MBpsAGP3266.7 MHz（獨立）（獨立）133 MHz（獨立）（獨立）266 MBps533 MBpsRS-232串行通信串行通信總線標準總線標準數據終端設備（計算機）和數據通信設備數據終端設備（計算機）和數據通信設備（調制解調器）之間的標準接口（調制解調器）之間的標準接口USB串行接口串行接口總線標準總線標準普通無屏蔽雙絞線普通無屏蔽雙絞線帶屏蔽雙絞線帶屏蔽雙

33、絞線最高最高1.5 Mbps (USB1.0)12 Mbps (USB1.0)480 Mbps (USB2.0) 四、總線標準四、總線標準一、單總線結構一、單總線結構單總線（系統總線）單總線（系統總線） CPU 主存主存 I/O接口接口 I/O 設備設備1 I/O 設備設備2 I/O接口接口 I/O 設備設備n I/O接口接口1. 雙總線結構雙總線結構具有特殊功能的處理器，具有特殊功能的處理器，由通道對由通道對I/O統一管理統一管理通道通道 I/O接口接口 設備設備n I/O接口接口 設備設備0 CPU主存主存主存總線主存總線I/O總線總線二、多總線結構二、多總線結構2. 三總線結構三總線結構

34、主存總線主存總線DMA總線總線I/O總線總線 CPU 主存主存設備設備1設備設備n高速外設高速外設I/O接口接口I/O接口接口I/O接口接口3. 三總線結構的又一形式三總線結構的又一形式局域網局域網系統總線系統總線CPUCache局部總線局部總線擴展總線接口擴展總線接口擴展總線擴展總線Modem串行接口串行接口SCSI局部局部I/O控制器控制器主存主存4. 四總線結構四總線結構多媒體多媒體 Modem主存主存擴展總線接口擴展總線接口局域網局域網SCSICPU串行接口串行接口FAX系統總線系統總線局部總線局部總線高速總線高速總線擴展總線擴展總線圖形圖形Cache/橋橋1. 傳統微型機總線結構傳統

35、微型機總線結構三、總線結構舉例三、總線結構舉例存儲器存儲器SCSI 控制器控制器主存控制器主存控制器ISA、EISA 8 MHz的的16位數據通路位數據通路標準總線控制器標準總線控制器33 MHz的的32位數據通路位數據通路系統總線系統總線多媒體多媒體高速局域網高速局域網高性能圖形高性能圖形 CPU Modem2. VL-BUS局部總線結構局部總線結構33 MHz的的32位數據通路位數據通路系統總線系統總線ISA、EISA多媒體多媒體高速局域網高速局域網高性能圖形高性能圖形圖文傳真圖文傳真8 MHz的的16位數據通路位數據通路標準總線標準總線 控制器控制器CPU主存控制器主存控制器存儲器存儲器

36、局部總線局部總線 控制器控制器 SCSI控制器控制器VL BUS Modem3. PCI 總線結構總線結構CPU多媒體多媒體PCI 橋橋高速局域網高速局域網高性能圖形高性能圖形圖文傳真圖文傳真PCI 總線總線系統總線系統總線33 MHz的的32位數據通路位數據通路8 MHz的的16位數據通路位數據通路ISA、EISA標準總線標準總線 控制器控制器 SCSI 控制器控制器存儲器存儲器 Modem4. 多層多層 PCI 總線結構總線結構PCI總線總線2存儲器存儲器橋橋0橋橋4 PCI設備設備橋橋5總線橋總線橋橋橋3橋橋1設備設備橋橋2第一級橋第一級橋第二級橋第二級橋第三級橋第三級橋PCI總線總線4

37、PCI總線總線5PCI總線總線3PCI總線總線1PCI總線總線0存儲器總線存儲器總線 標準總線標準總線CPU一、總線判優控制一、總線判優控制 總線判優控制總線判優控制分布式分布式集中式集中式 主設備主設備(模塊模塊)對總線有對總線有 控制權控制權 從設備從設備(模塊模塊)響應響應 從主設備發來的總線命令從主設備發來的總線命令1. 基本概念基本概念鏈式查詢鏈式查詢計數器定時查詢計數器定時查詢獨立請求方式獨立請求方式2. 鏈式查詢方式鏈式查詢方式總總線線控控制制部部件件I/O接口接口0BSBRI/O接口接口1I/O接口接口nBG數據線數據線地址線地址線BS 總線忙總線忙BR總線請求總線請求BG總線

38、同意總線同意I/O接口接口1 0BS 總線忙總線忙BR總線請求總線請求總總線線控控制制部部件件數據線數據線地址線地址線I/O接口接口0BSBRI/O接口接口1I/O接口接口n設備地址設備地址3. 計數器定時查詢方式計數器定時查詢方式I/O接口接口1 計數器計數器設備地址設備地址 1排隊器排隊器排隊器排隊器4. 獨立請求方式獨立請求方式總總線線控控制制部部件件數據線數據線地址線地址線I/O接口接口0I/O接口接口1I/O接口接口nBR0 BG0BR1BG1BRnBGnBG總線同意總線同意BR總線請求總線請求二、總線通信控制二、總線通信控制1. 目的目的2. 總線傳輸周期總線傳輸周期主模塊申請主模

39、塊申請，總線仲裁決定，總線仲裁決定主模塊向從模塊主模塊向從模塊 給出地址給出地址 和和 命令命令主模塊和從模塊主模塊和從模塊 交換數據交換數據主模塊主模塊 撤消有關信息撤消有關信息 申請分配階段申請分配階段尋址階段尋址階段傳數階段傳數階段結束階段結束階段解決通信雙方解決通信雙方 協調配合協調配合 問題問題由由 統一時標統一時標 控制數據傳送控制數據傳送充分充分 挖掘挖掘 系統系統 總線每個瞬間總線每個瞬間 的的 潛力潛力同步通信同步通信 異步通信異步通信 半同步通信半同步通信 分離式通信分離式通信 3. 總線通信的四種方式總線通信的四種方式采用采用 應答方式應答方式 ，沒有公共時鐘標準，沒有公

40、共時鐘標準同步同步、異步結合異步結合 讀讀命令命令(1) 同步式數據輸入同步式數據輸入T1總線傳輸周期總線傳輸周期T2T3T4 時鐘時鐘 地址地址 數據數據 數據數據(2) 同步式數據輸出同步式數據輸出T1總線傳輸周期總線傳輸周期T2T3T4 時鐘時鐘 地址地址 寫寫命令命令不互鎖不互鎖半互鎖半互鎖全互鎖全互鎖異步通信異步通信主設備主設備從設備從設備請請求求回回答答單機單機多機多機網絡通信網絡通信(4) 半同步通信半同步通信同步同步 發送方發送方 用系統用系統 時鐘前沿時鐘前沿 發信號發信號 接收方接收方 用系統用系統 時鐘后沿時鐘后沿 判斷、識別判斷、識別（同步同步、異步異步 結合）結合）異

41、步異步 允許不同速度的模塊和諧工作允許不同速度的模塊和諧工作 增加一條增加一條 “等待等待”響應信號響應信號 WAIT以輸入數據為例的半同步通信時序以輸入數據為例的半同步通信時序T1 主模塊發地址主模塊發地址T2 主模塊發命令主模塊發命令T3 從模塊提供數據從模塊提供數據T4 從模塊撤銷數據，主模塊撤銷命令從模塊撤銷數據，主模塊撤銷命令Tw 當當 為低電平時，等待一個為低電平時，等待一個 TWAITTw 當當 為低電平時，等待一個為低電平時，等待一個 TWAIT 讀讀 命令命令WAIT 地址地址 數據數據 時鐘時鐘總線傳輸周期總線傳輸周期T1T2TWTWT3T4(4) 半同步通信半同步通信 （

42、同步同步、異步異步 結合）結合）上述三種通信的共同點上述三種通信的共同點一個總線傳輸周期（以輸入數據為例）一個總線傳輸周期（以輸入數據為例） 主模塊發地址主模塊發地址 、命令、命令 從模塊準備數據從模塊準備數據 從模塊向主模塊發數據從模塊向主模塊發數據總線空閑總線空閑占用總線占用總線不占用總線不占用總線占用總線占用總線(5) 分離式通信分離式通信充分挖掘系統總線每個瞬間的潛力充分挖掘系統總線每個瞬間的潛力主模塊主模塊 申請申請 占用總線占用總線，使用完后，使用完后即即 放棄總線放棄總線 的使用權的使用權從模塊從模塊 申請申請 占用總線占用總線，將各種信，將各種信息送至總線上息送至總線上一個總線

43、傳輸周期一個總線傳輸周期子周期子周期1子周期子周期2主模塊主模塊1. 各模塊有權申請占用總線各模塊有權申請占用總線分離式通信特點分離式通信特點充分提高了總線的有效占用充分提高了總線的有效占用2. 采用同步方式通信，不等對方回答采用同步方式通信，不等對方回答3. 各模塊準備數據時，不占用總線各模塊準備數據時，不占用總線4. 總線被占用時，無空閑總線被占用時，無空閑4.1 概述概述4.2 主存儲器主存儲器4.3 高速緩沖存儲器高速緩沖存儲器4.4 輔助存儲器輔助存儲器一、存儲器分類一、存儲器分類1. 按存儲介質分類按存儲介質分類(1) 半導體存儲器半導體存儲器(2) 磁表面存儲器磁表面存儲器(3)

44、 磁芯存儲器磁芯存儲器(4) 光盤存儲器光盤存儲器易失易失TTL 、MOS磁頭、載磁體磁頭、載磁體硬磁材料、環狀元件硬磁材料、環狀元件激光、磁光材料激光、磁光材料非非易易失失(1) 存取時間與物理地址無關（隨機訪問）存取時間與物理地址無關（隨機訪問） 順序存取存儲器順序存取存儲器 磁帶磁帶2. 按存取方式分類按存取方式分類(2) 存取時間與物理地址有關（串行訪問）存取時間與物理地址有關（串行訪問） 隨機存儲器隨機存儲器 只讀存儲器只讀存儲器 直接存取存儲器直接存取存儲器 磁盤磁盤在程序的執行過程中在程序的執行過程中 可可 讀讀 可可 寫寫在程序的執行過程中在程序的執行過程中 只只 讀讀磁盤、磁

45、帶、光盤磁盤、磁帶、光盤 高速緩沖存儲器（高速緩沖存儲器（Cache）Flash Memory存存儲儲器器主存儲器主存儲器輔助存儲器輔助存儲器MROMPROMEPROMEEPROMRAMROM靜態靜態 RAM動態動態 RAM3. 按在計算機中的作用分類按在計算機中的作用分類高高低低小小大大快快慢慢輔存輔存寄存器寄存器緩存緩存主存主存磁盤磁盤光盤光盤磁帶磁帶光盤光盤磁帶磁帶速度速度容量容量 價格價格 位位1. 存儲器三個主要特性的關系存儲器三個主要特性的關系 二、存儲器的層次結構二、存儲器的層次結構CPUCPU主機主機緩存緩存CPU主存主存輔存輔存2. 緩存緩存 主存層次和主存主存層次和主存 輔

46、存層次輔存層次緩存緩存主存主存輔存輔存主存主存虛擬存儲器虛擬存儲器10 ns20 ns200 nsms虛地址虛地址邏輯地址邏輯地址實地址實地址物理地址物理地址主存儲器主存儲器（速度）（速度）（容量）（容量）一、概述一、概述1. 主存的基本組成主存的基本組成存儲體存儲體驅動器驅動器譯碼器譯碼器MAR控制電路控制電路讀讀寫寫電電路路MDR地址總線地址總線數據總線數據總線讀讀寫寫2. 主存和主存和 CPU 的聯系的聯系MDRMARCPU主主 存存讀讀數據總線數據總線地址總線地址總線寫寫 高位字節高位字節 地址為字地址地址為字地址 低位字節低位字節 地址為字地址地址為字地址設地址線設地址線 24 根根

47、按按 字節字節 尋址尋址按按 字字 尋址尋址若字長為若字長為 16 位位按按 字字 尋址尋址若字長為若字長為 32 位位字地址字地址字節地址字節地址11109876543210840字節地址字節地址字地址字地址4523014203. 主存中存儲單元地址的分配主存中存儲單元地址的分配224 = 16 M8 M4 M(2) 存儲速度存儲速度4. 主存的技術指標主存的技術指標(1) 存儲容量存儲容量(3) 存儲器的帶寬存儲器的帶寬主存主存 存放二進制代碼的總位數存放二進制代碼的總位數 讀出時間讀出時間 寫入時間寫入時間 存儲器的存儲器的 訪問時間訪問時間 存取時間存取時間 存取周期存取周期 讀周期讀

48、周期 寫周期寫周期 連續兩次獨立的存儲器操作連續兩次獨立的存儲器操作（讀或寫）所需的（讀或寫）所需的 最小間隔時間最小間隔時間 位位/秒秒芯片容量芯片容量二、半導體存儲芯片簡介二、半導體存儲芯片簡介1. 半導體存儲芯片的基本結構半導體存儲芯片的基本結構譯譯碼碼驅驅動動存存儲儲矩矩陣陣讀讀寫寫電電路路1K4位位16K1位位8K8位位片選線片選線讀讀/寫控制線寫控制線地地址址線線數數據據線線地址線地址線（單向）（單向）數據線數據線（雙向）（雙向）104141138二、半導體存儲芯片簡介二、半導體存儲芯片簡介1. 半導體存儲芯片的基本結構半導體存儲芯片的基本結構譯譯碼碼驅驅動動存存儲儲矩矩陣陣讀讀寫

49、寫電電路路片選線片選線讀讀/寫控制線寫控制線地地址址線線數數據據線線片選線片選線讀讀/寫控制線寫控制線（低電平寫（低電平寫 高電平讀）高電平讀）（允許讀）（允許讀）CSCEWE（允許寫）（允許寫）WEOE存儲芯片片選線的作用存儲芯片片選線的作用用用 16K 1位位 的存儲芯片組成的存儲芯片組成 64K 8位位 的存儲器的存儲器 32片片當地址為當地址為 65 535 時，此時，此 8 片的片選有效片的片選有效 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位0,015,015,70,7 讀讀/寫控制電路寫控制電路 地地址址譯譯碼碼器器 字線字線015168

50、矩陣矩陣07D07D 位線位線 讀讀 / 寫選通寫選通A3A2A1A02. 半導體存儲芯片的譯碼驅動方式半導體存儲芯片的譯碼驅動方式(1) 線選法線選法00000,00,7007D07D 讀讀 / 寫寫選通選通 讀讀/寫控制電路寫控制電路 A3A2A1A0A40,310,031,031,31 Y 地址譯碼器地址譯碼器 X地地址址譯譯碼碼器器 3232 矩陣矩陣A9I/OA8A7A56AY0Y31X0X31D讀讀/寫寫(2) 重合法重合法00000000000,031,00,31I/OD0,0讀讀 三、隨機存取存儲器三、隨機存取存儲器 ( RAM ) 1. 靜態靜態 RAM (SRAM) (1)

51、 靜態靜態 RAM 基本電路基本電路A 觸發器非端觸發器非端1T4T觸發器觸發器5TT6、行開關行開關7TT8、列開關列開關7TT8、一列共用一列共用A 觸發器原端觸發器原端T1 T4T5T6T7T8A A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇DOUT讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇T1 T4A T1 T4T5T6T7T8A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇DOUT 靜態靜態 RAM 基本電路的基本電路的 讀讀 操作操作 行選行選 T5

52、、T6 開開T7、T8 開開列選列選讀放讀放DOUTVAT6T8DOUT讀選擇有效讀選擇有效T1 T4T5T6T7T8A ADIN位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇寫放寫放寫放寫放讀放讀放DOUT寫選擇寫選擇讀選擇讀選擇 靜態靜態 RAM 基本電路的基本電路的 寫寫 操作操作 行選行選T5、T6 開開 兩個寫放兩個寫放 DIN列選列選T7、T8 開開（左）（左） 反相反相T5A （右）（右） T8T6ADINDINT7寫選擇有效寫選擇有效T1 T4 (2) 靜態靜態 RAM 芯片舉例芯片舉例 Intel 2114 外特性外特性存儲容量存儲容量1K4 位位I/O1I/

53、O2I/O3I/O4A0A8A9WECSVCCGNDIntel 2114 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列

54、列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348第一組第一組第二組第二組第三組第三

55、組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS00000000001503116473263480164832150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS000000000015

56、03116473263480164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀0163248CSWE150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀1503116473263480163248000000000015031164732

57、6348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀15031164732634801632480164832150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WEC

58、S0000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀1503116473263480163248讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀

59、讀1503116473263480163248讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832I/O1I/O2I/O3I/O4A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫150311647326348150311647326348讀寫電路讀寫電路

60、讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM 矩陣矩陣