1、談談電路一種運用于CZT像素陣列的核輻射探測器讀出電路的論文范文網(wǎng)    摘要：隨著核技術的進展，核材料的運用范圍也在擴大。高能量的核輻射對人感受產(chǎn)生巨大的傷害，為盡量避開這種情況，非常有必要對核輻射進行探測。CZT探測器是新型常溫半導體探測器，較之傳統(tǒng)的探測器，它具有探測效率高、探測范圍廣、能量分辨率好、常溫工作等優(yōu)點，因而被廣泛運用于核輻射的探測。本課題針對CZT核輻射像素陣列探測器探測的微弱電荷信號，基于GPDK0.18m，電源電壓1.8V工藝模型，對其CMOS模擬讀出電路以及A/D轉(zhuǎn)換器進行了設計，為CZT核輻射像素陣列探測器的單芯片集成打下了基

2、礎。首先，針對CZT探測器的輸出信號特點設計了一個電荷靈敏型前置運算放大器，該放大器的功能是將CZT探測器的電荷型輸出信號轉(zhuǎn)換為電壓信號。鑒于電荷靈敏型前置放大電路所提取的電壓信號非常微弱，接著設計了兩級反相比例運算放大器將微弱的電壓信號進行線性放大以降低對后續(xù)處理電路的性能要求，為照顧前置放大電路的負載，第一級的放大倍數(shù)為2比第二級的放大倍數(shù)小。然后設計了一個單電容的相關雙采樣電路對信號進行去噪處理，該電路比傳統(tǒng)的相關雙采樣電路少了一個采樣電容因而極大地節(jié)省了局部電路的芯片面積。最后設計了一個10位的流水線ADC對模擬信號進行數(shù)字化以便后續(xù)處理器對信號進行數(shù)字處理，該流水線ADC由8個1.5

3、bit/級的子流水級、1個2bit快閃式ADC、延遲單元與數(shù)字校正單元四大部份組成，能夠快速準確地將模擬信號轉(zhuǎn)換成與之相對應的二進制碼數(shù)字信號，并且消耗適中的版圖面積。經(jīng)過Cadence的Spectre的仿真表明：所設計的讀出電路能夠處理的入射射線的能量范圍為100keV500keV；所設計的讀出電路能夠很好地提取CZT探測器的輸出電荷信號并將其進行線性放大、去噪以及模數(shù)轉(zhuǎn)換；所設計的讀出電路的整體功耗小于5mW，版圖面積為1325×970m2，為CZT核輻射像素陣列探測器的單芯片集成打下了基礎。    關鍵詞：CZT論文 讀出電路論文 前置放

4、大電路論文 相關雙采樣論文 流水線ADC論文         摘要3-4ABSTRACT4-81 緒論8-121.1 探討背景及作用8-111.2 課題的主要探討內(nèi)容111.3 文章結(jié)構(gòu)安排11-122 讀出信號的初步處理12-322.1 CZT 探測器的建模12-142.2 信號的提取14-262.3 信號的線性放大26-292.4 相關雙采樣電路的設計29-323 10 位流水線 ADC 的設計32-663.1 常用 ADC 介紹32-383.2 ADC 性能指標介紹38-393.3 10 bit 流水線 ADC