1、精選優(yōu)質(zhì)文檔-傾情為你奉上第3章 集成電路中的器件結(jié)構(gòu)31 電學(xué)隔離的必要性和方法 第2章中給出了二極管、雙極型晶體管和MOS場(chǎng)效應(yīng)晶體管的截面剖圖(見(jiàn)圖214、圖219和圖231)。圖中顯示了這些器件的主要特征，但這種結(jié)構(gòu)不能直接用于集成電路之中，在集成電路中它們的結(jié)構(gòu)要復(fù)雜得多。 一塊集成電路中含有百萬(wàn)以至千萬(wàn)個(gè)二極管、晶體管以及電阻、電容等元件，而且它們都是做在一個(gè)硅芯片上，即共有同一個(gè)硅片襯底。因此，如果不把它們?cè)陔妼W(xué)上一一隔離起來(lái)，那么各個(gè)元器件就會(huì)通過(guò)半導(dǎo)體襯底相互影響和干擾，以至整個(gè)芯片無(wú)法正常工作，這是集成電路設(shè)計(jì)和制造時(shí)首先要考慮的問(wèn)題。為此要引入隔離技術(shù)，然后在隔離的基礎(chǔ)上

2、根據(jù)電路要求把相關(guān)的各元器件端口連接起來(lái)，以實(shí)現(xiàn)電路的功能。 在現(xiàn)代集成電路技術(shù)中，通常采用以下兩種電學(xué)隔離方法：通過(guò)反向PN結(jié)進(jìn)行隔離；采用氧化物(二氧化硅)加以隔離。這兩種方法能較好地實(shí)現(xiàn)直流隔離，其缺點(diǎn)是都會(huì)增加芯片面積并引入附加的電容。 現(xiàn)以MOS管為例說(shuō)明反向PN結(jié)的隔離作用。如在一個(gè)硅片襯底上有兩個(gè)N溝 MOS管，其結(jié)構(gòu)與PN結(jié)的隔離作用見(jiàn)圖31。 圖3一l PN結(jié)隔離作用 在每個(gè)N溝MOS管的源與襯底之間加一負(fù)偏壓或?qū)烧咧苯佣搪泛蠼拥兀涂煞乐闺娏髁飨蛞r底。同時(shí)由于兩管的漏端總是處于正電壓，漏與襯底結(jié)處于反向，溝道與襯底之間也形成一反向結(jié)，因此兩個(gè)MOS管之間在電學(xué)上也就被隔離

3、。 這是MOS場(chǎng)效應(yīng)晶體管在結(jié)構(gòu)上的一個(gè)固有優(yōu)點(diǎn)，即可以利用MOS管本身的PN結(jié)實(shí)現(xiàn)隔離而不需增加新的PN結(jié)。對(duì)于雙極型晶體管常采用氧化物隔離方法，即在形成三極管區(qū)域的四周構(gòu)筑一隔離環(huán)，該隔離環(huán)為二氧化硅絕緣體，因而集成電路中的各個(gè)三極管之間，以及各三極管與其他元件(如電阻、電容等)之間是完全電隔離的。氧化物隔離的示意圖見(jiàn)圖32。圖中有兩個(gè)三極管，每個(gè)三極管四周被二氧化硅所包圍，因而這兩個(gè)三極管在電學(xué)上完全被隔離，其橫截面圖將示于33節(jié)中的圖35。32二極管的結(jié)構(gòu) 用于集成電路中的二極管，其制作步驟和實(shí)際結(jié)構(gòu)示于圖33。 圖3-3集成電路中二極管的制作步驟 在集成電路中，要求二極管的兩個(gè)引出端

4、(P端和N端)必須在芯片的上方引出(而不是像圖214那樣，N端在下方引出)，此外還要考慮二極管與芯片中其他元器件的隔離。為此先在P型襯底材料上通過(guò)外延生長(zhǎng)得到一層很薄的N型外延層(如圖33(a)所示)，然后在指定的區(qū)域進(jìn)行P型雜質(zhì)擴(kuò)散，形成N型“島”(如圖33(b)所示)，同時(shí)形成 PN結(jié)隔離區(qū)，二極管就在此N型“島”內(nèi)制作。再形成P型區(qū)(如圖33(c)所示)，P型區(qū)與N型外延層形成PN結(jié)。最后形成N型區(qū)，N型區(qū)是為了得到與N型外延層的歐姆連接。由金屬鋁作為引出端的一個(gè)完整的二極管結(jié)構(gòu)示于圖33(d)。33雙極型晶體管的結(jié)構(gòu) 圖219那種簡(jiǎn)單的三極管結(jié)構(gòu)是無(wú)法用于集成電路中的，如果有兩個(gè)三極管

5、同時(shí)制作在一個(gè)芯片上，那它們的收集極就相連了。為此要對(duì)這種三極管結(jié)構(gòu)作重大的修改。 首先是在三極管的下方形成一PN結(jié)，使收集極與襯底隔離。對(duì)于NPN三極管，采用P型硅片襯底。用外延生長(zhǎng)方法先形成一薄的N型外延層，三極管本身就制作在這一薄外延層上。制作時(shí)先在指定的區(qū)域進(jìn)行P型雜質(zhì)擴(kuò)散，形成P型基區(qū)；再在基區(qū)內(nèi)指定的區(qū)域進(jìn)行N型雜質(zhì)擴(kuò)散，形成N型發(fā)射區(qū)。其截面圖見(jiàn)圖34。 圖3-4用PN結(jié)隔離三極管與襯底 其次是設(shè)法用氧化物(二氧化硅)把每一個(gè)三極管包圍起來(lái)，將各個(gè)三極管在橫向上相互隔離起來(lái)，這示于圖35。 圖3-5兩個(gè)完全隔離的NPN三極管 但這樣的結(jié)構(gòu)仍然存在缺點(diǎn)，由于收集極電流必須橫向流過(guò)外

6、延層才能到達(dá)收集極，而收集區(qū)有一個(gè)很大的串聯(lián)電阻，因而三極管的電學(xué)特性很差。為了減小這一收集區(qū)電阻，必須增加兩個(gè)N+型區(qū)。一個(gè)是稱為“埋層”的N型層，它在外延層生長(zhǎng)前就設(shè)法在 P型襯底上形成，其目的是減小收集區(qū)的橫向電阻。另一個(gè)是在收集極接觸處下面形成一N+型區(qū)，以減小收集極串聯(lián)電阻，通常這一步是與N發(fā)射區(qū)同時(shí)形成的。具有埋層結(jié)構(gòu)的NPN雙極型晶體管見(jiàn)圖36。 當(dāng)然對(duì)于雙極型晶體管也可以采用PN結(jié)環(huán)實(shí)現(xiàn)隔離，如圖37所示。從圖中可以看出，一個(gè)重?fù)诫s的P+環(huán)圍繞此NPN三極管，該P(yáng)環(huán)一直深入到P型襯底區(qū)，因而可 圖3-6具有埋層結(jié)構(gòu)的NPN雙極型晶體管圖3-7采用PN結(jié)環(huán)隔離的NPN雙極型晶體管

7、以同時(shí)實(shí)現(xiàn)橫向和縱向的PN結(jié)隔離。但是PN結(jié)隔離環(huán)的寬度要比氧化物環(huán)寬，而且電容量也較大，所以近年來(lái)已不常使用。 另一種隔離技術(shù)稱為槽隔離(trench isulation)。它是在三極管的四周通過(guò)腐蝕方法形成一個(gè)槽環(huán)，槽的內(nèi)壁生長(zhǎng)出一薄氧化層，再填充進(jìn)多晶硅。此方法的優(yōu)點(diǎn)是槽環(huán)所占面積較小，但制造工藝較復(fù)雜，成本較高，只在某些要求較高的電路中使用。 為減小尺寸而改進(jìn)得到的較完善的三極管結(jié)構(gòu)示于圖38。在這種改進(jìn)結(jié)構(gòu)中，首先在基區(qū)與收集區(qū)之間插入氧化層，以防止兩者非常靠近時(shí)的相互影響。該氧化層的存在還使基區(qū)與收集極區(qū)金屬接觸的位置不再要求非常嚴(yán)格的定位，從平面設(shè)計(jì)上，基區(qū)與發(fā)射區(qū)也可以延伸到P

8、型基區(qū)的邊緣，而不再需要留有間隙(與圖36相比)。經(jīng)改進(jìn)后采用氧化物隔離的三極管尺寸可以小于10 m x10m。圖3-8一種較完善的NPN雙極型晶體管結(jié)構(gòu)34 MoS場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)341 場(chǎng)氧化層的作用 在31節(jié)中談到，MOS管可以利用自身的PN結(jié)實(shí)現(xiàn)電學(xué)隔離。但如果在兩個(gè) MOS管之間有一金屬導(dǎo)線通過(guò)，那就會(huì)形成一寄生MOS管，如圖39所示。 該金屬導(dǎo)線被認(rèn)為是此寄生MOS管的柵極，兩端為源區(qū)和漏區(qū)。如果此寄生MOS管偶然處于開(kāi)啟狀態(tài)而引起了漏源電流，即使這一電流很小也會(huì)使整個(gè)電路功能發(fā)生混亂。為了防止這一現(xiàn)象的發(fā)生，在各MOS管之間設(shè)法生長(zhǎng)出一比較厚的二氧化硅層，使它們?cè)跈M向上完全隔離

9、，見(jiàn)圖310。我們常稱此二氧化硅層為場(chǎng)氧化層(field oxide layer)。這一較厚氧化層的存在，使寄生MOS管的閾值電壓升高了。寄生MOS管的閾值電壓可設(shè)計(jì)成高于電路中的電源電壓，由于通常電路中金屬導(dǎo)線上的電壓不會(huì)大于電源電壓，所以此寄生MOS管就永遠(yuǎn)處于關(guān)閉狀態(tài)，因而起到橫向隔離作用。 MOS管本身所處的區(qū)域稱為有效區(qū)，其四周為場(chǎng)氧化區(qū)。MOS管的漏極和源極的金屬接觸在有效區(qū)內(nèi)，柵極的金屬接觸則可在有效區(qū)外，三者的金屬連線在場(chǎng)氧化層上通過(guò)。一個(gè)完整的N溝MOS管結(jié)構(gòu)的截面圖和頂視圖見(jiàn)圖311。 圖3一11 N溝MOS管結(jié)構(gòu)的截面圖和頂視圖3。42 CMOS電路的結(jié)構(gòu) 一種既包含N溝

10、MOS管又包含P溝MOS管的電路稱為互補(bǔ)型MOS電路(complementary MOS)，簡(jiǎn)稱CMOS電路。為了使兩種不同類型的MOS管做在同一硅片襯底上，就先要在硅襯底上形成一N阱(N-well)或P阱(P-well)。 現(xiàn)以N阱為例，P溝MOS管應(yīng)設(shè)法制作在N阱中，而N溝MOS管則應(yīng)直接制作在襯底上，如圖312所示。 圖312 N阱CMOS的原理圖 如果在硅片襯底上先形成P阱，則N溝MOS管制作在P阱中，而P溝MOS管直接制作在襯底上。近代的cMOs電路也有采用雙阱工藝的，即在襯底的高阻率的外延層上分別形成P阱和N阱，然后N溝MOS管和P溝MOS管就分別制作在P阱和N阱中。 采用場(chǎng)氫化屢

11、隔離的CMOS電路結(jié)構(gòu)示于圖313。 圖3-13采用場(chǎng)氧化層隔離的CMOS電路結(jié)構(gòu)35電阻的結(jié)構(gòu) 一般在集成電路中很少使用電阻，特別是在MOS電路中，即使需要也用MOS管來(lái)代替。但在某些集成電路中，例如雙極型電路中還需要采用電壓與電流具有線性關(guān)系的電阻。 對(duì)于雙極型電路中的電阻，它的制作過(guò)程可與雙極型晶體管的制作同時(shí)進(jìn)行，并利用雙極型晶體管中的某一層來(lái)形成電阻，如圖314所示。從圖中可看出，這是利用NPN晶體管的P型基區(qū)擴(kuò)散層作為電阻，因?yàn)镻型層的電阻率比較易于得到所要求的電阻值(電阻值限于10 k以下)。在P型層的兩端有該電阻的連接端(圖中的A和B)。在縱向方向仍采用PN結(jié)隔離，橫向方向則利

12、用氧化物隔離。但這樣得到的電阻，其電阻的絕對(duì)值較難以控制。為得到精確的電阻值，常利用多晶硅薄膜來(lái)制作電阻。該多晶硅薄膜是通過(guò)“淀積”方法沉積在二氧化硅的上面，其面積和厚度都需精確控制，因而工藝復(fù)雜度增加，一般只在特殊需要時(shí)才采用這一方法。 圖3-14雙極型電路中的電阻36電容的結(jié)構(gòu) 集成電路中的電容可以利用反向偏置時(shí)的PN結(jié)電容來(lái)獲得。但這樣的電容，其電容量是反向偏壓的函數(shù)，因而電容值會(huì)隨電壓而變化，比較好的方法是利用金屬與擴(kuò)散區(qū)、多晶硅與金屬、兩層多晶硅或兩層金屬之間形成的平行板電容來(lái)構(gòu)成電容。一種利用金屬與擴(kuò)散區(qū)形成的平板電容示于圖315。上電極為金屬鋁，下電極為擴(kuò)散N層，兩平板之間的介質(zhì)

13、為二氧化硅層。 圖315金屬與擴(kuò)散區(qū)形成的電容 (a)工藝復(fù)合圖； (b)橫截面圖 通常這種電容器所占面積較大，一個(gè)100 pF的電容在芯片上所占的面積往往要超過(guò)100個(gè)晶體管所占的面積，因而在集成電路中，實(shí)現(xiàn)電容的相對(duì)成本與用分立元件實(shí)現(xiàn)電容時(shí)的相對(duì)成本是不同的。一般地，在集成電路中，電容的成本要高于電阻，電阻的成本要高于晶體管，因此，在集成電路的設(shè)計(jì)中應(yīng)盡可能地避免采用電阻和電容這類元件。37接觸孔、通孔和互連線為了使各類器件的端口能夠被引出，在集成電路制造時(shí)需在表面的二氧化硅層上指定的位置處開(kāi)出一個(gè)孔，這個(gè)孔稱之為接觸孔(contact)。這個(gè)孔位置處的硅被暴露出來(lái)后，直接淀積上金屬層，

14、使金屬與硅直接接觸形成歐姆接觸。 另一種孔稱為通孔(via)，用于多層金屬連線之間的直接連通。它是在兩層金屬之間的絕緣層上開(kāi)出一個(gè)孔，在淀積上一層金屬連線時(shí)，使金屬物進(jìn)入孔中而使上下兩層金屬連線連接。 棒觸孔與通孔的示意圖見(jiàn)圖316。 圖3-16接觸孔與通孔的示意圖 集成電路中的互連線通常采用金屬線，如鋁線或含有少量硅的鋁線，近年也采用銅來(lái)作為互連線。除了金屬互連線外，有時(shí)也用多晶硅作為互連線，但因多晶硅的電阻率較高，所以只能作為短距離互連之用。 33 MOS電容 MOS電容分兩類：一類是參與運(yùn)算的專門制作的MOS電容，例如開(kāi)關(guān)電容網(wǎng)絡(luò)中的積分電容和等效電阻用電容，這類電容要求電容值相對(duì)準(zhǔn)確而

15、穩(wěn)定；另一類是MOS管極間電容和寄生電容，這類電容越小越好，大了會(huì)影響電路的帶寬、工作速度或造成運(yùn)算誤差。331用作單片電容器的Mos器件特性 專門使用MOs電容的器件相當(dāng)于二端器件，如圖312所示。其中，圖312(a)為 MOS電容結(jié)構(gòu)，多晶硅和N+擴(kuò)散區(qū)構(gòu)成電容器CAB的兩極，二氧化硅(Si02)為絕緣層。圖312(b)中，Cp為N+區(qū)與襯底之間的寄生電容。 圖312單片MOS電容器結(jié)構(gòu)a) 單片MOS電容器結(jié)構(gòu)；(b)MOS電容模型 單位面積電容Cox為 r1 E01si02 h一、=-總的MOS電容為 CAB一吒··L=CoAG (321)其中，Ac一·L

16、為MOS電容的面積，。為氧化層厚度。 例如，t。一100 nm，0ssio。=346×10-1Fm，那么 Cox：346X_1再0-j'IFm一346×10一pF弘m2 100×10。m 。 “因此，要獲得一個(gè)C=346 pF的MOS電容，需要硅片面積為10m2，相當(dāng)于25只晶體管的面積。由此可知，要獲得一個(gè)比較大的MOS電容是比較困難的。332 MoS管的極間電容和寄生電容 MOS管的極間電容存在于4個(gè)端子中的任意兩端之間，這些電容的存在影響了器件和電路的高頻交流特性。如圖313所示，這些電容包括以下幾部分： (1)柵極和溝道之間的氧化層電容C1Cox&

17、#183;AG=Cox·L。 (2)襯底和溝道之間的耗盡層電容C。 (3)多晶硅柵與源、漏之間交疊而形成的電容C3、C4。 (4)源、漏與襯底之間的結(jié)電容C5、C6。 圖313 MOS管的柵電容及寄生電容 (口)結(jié)構(gòu)圖；(6)等效電路 對(duì)于柵電容C1，隨著Uas從負(fù)向正變化，其電容的變化規(guī)律如圖314所示。當(dāng)Ucs為負(fù)時(shí)，將襯底中的空穴吸引到氧化層界面，我們稱此處為“積累區(qū)”。隨著Ucs負(fù)壓變小，界面空穴密度下降，在氧化層下開(kāi)始形成耗盡層，器件進(jìn)入弱反型狀態(tài)。總電容為Cox與cdep的串聯(lián)電容，總電容減小。隨著Ucs為正且進(jìn)一步加大超過(guò)UTH時(shí)，器件進(jìn)入強(qiáng)反型層狀態(tài)，導(dǎo)電溝道出現(xiàn)，C

18、ox本不變。 例如，t。一100 nm，0ssio。=346×10-1Fm，那么 Cox：346X_1再0-j'IFm一346×10一pF弘m2 100×10。m 。 “因此，要獲得一個(gè)C=346 pF的MOS電容，需要硅片面積為10m2，相當(dāng)于25只晶體管的面積。由此可知，要獲得一個(gè)比較大的MOS電容是比較困難的。332 MoS管的極間電容和寄生電容 MOS管的極間電容存在于4個(gè)端子中的任意兩端之間，這些電容的存在影響了器件和電路的高頻交流特性。如圖313所示，這些電容包括以下幾部分： (1)柵極和溝道之間的氧化層電容C1Cox·AG=Cox&

19、#183;L。 (2)襯底和溝道之間的耗盡層電容C。 (3)多晶硅柵與源、漏之間交疊而形成的電容C3、C4。 (4)源、漏與襯底之間的結(jié)電容C5、C6。 圖313 MOS管的柵電容及寄生電容 (口)結(jié)構(gòu)圖；(6)等效電路 對(duì)于柵電容C1，隨著Uas從負(fù)向正變化，其電容的變化規(guī)律如圖314所示。當(dāng)Ucs為負(fù)時(shí)，將襯底中的空穴吸引到氧化層界面，我們稱此處為“積累區(qū)”。隨著Ucs負(fù)壓變小，界面空穴密度下降，在氧化層下開(kāi)始形成耗盡層，器件進(jìn)入弱反型狀態(tài)。總電容為Cox與cdep的串聯(lián)電容，總電容減小。隨著Ucs為正且進(jìn)一步加大超過(guò)UTH時(shí)，器件進(jìn)入強(qiáng)反型層狀態(tài)，導(dǎo)電溝道出現(xiàn)，Cox本不變。 圖314

20、MOS柵電容與UGS關(guān)系曲線 為了減小電容，可將一個(gè)尺寸較大的管子改為兩個(gè)尺寸較小的管子，并聯(lián)成“折疊”結(jié)構(gòu)，在W/L的情況下有利于減小結(jié)電容，如圖315所示。 圖3一15"折疊”結(jié)構(gòu)可減小結(jié)電容 (a)尺寸大的MOS管(b)折疊結(jié)構(gòu)的MOS管 34 MOS管的Spice模型參數(shù) 目前許多數(shù)模混合計(jì)算機(jī)仿真軟件的內(nèi)核都是Spice。計(jì)算機(jī)仿真(模擬)的精度很大程度上取決于器件模型參數(shù)的準(zhǔn)確性和算法的科學(xué)先進(jìn)性。了解Spice模型參數(shù)的含義對(duì)于正確設(shè)計(jì)集成電路是十分重要的。表32給出MOS管的Spice主要模型參數(shù)的符號(hào)·、含義和O5 dm工藝的參數(shù)典型值. t 典型值(0.5肛m工藝) 符號(hào) 單位 含 義 NMOS P