1、 試題分類 : 專升本數(shù)字電路與邏輯設(shè)計(jì) _08007750 題型 : 單選 分?jǐn)?shù) :21. 二進(jìn)制數(shù) -0110 的反碼是（最高位是符號(hào)位） （ ）A. 11010B. 00110C. 11001D. 10110答案:C2. 如果狀態(tài) A與 B，C與 D分別構(gòu)成等效對(duì)，那么能構(gòu)成狀態(tài)等效類的是（）A.ABCB.BCDC.ABD.ABCD答案:C3. 移位寄存器 74194 工作在左移串行輸入方式時(shí)， S1 S0 的取值為 （ ）A. 00B. 11C. 01D. 10答案:D4. 三變量構(gòu)成的邏輯函數(shù)的最小項(xiàng)m1 和最小項(xiàng) m7 一定滿足 （ ）A.m1m7B. m 1 m7C.m1?m7

2、0D.m1m71，其輸入信號(hào)為（ ）5. 十進(jìn)制數(shù) 12.75 用二進(jìn)制表示應(yīng)為 :()A. 1100.01B. 1100.11C. 1010.10D. 1010.011答案:B6.8421 BCD 碼 01010001.0101 對(duì)應(yīng)的二進(jìn)制數(shù)為A. 100100.01B. 101110.01C. 110011.10D. 110110.10答案:C7.下圖為 OC 門組成的線與電路其輸出 F 為 （）A. A?BB. 0C. 1D.B答案:C8.要求 RS觸發(fā)器（ R、S 均為高電平有效）狀態(tài)由 0A. RS=01B. RS=10C. RS=d1D. RS=d09.邏輯函數(shù) F A (A B

3、) 等于( )A. 1B. BC. 0D.B答案:B10.函數(shù) F(X , Y, Z)m(4，6，7) ，則其反函數(shù) F(X,Y,Z) ( )A.m(0, 2,6)B.m(4 ，6，7)C.m(0, 4,5,6)D.m(0,1, 2,3,5)答案:D11. JK 觸發(fā)器的 JK 1, 當(dāng)觸發(fā)信號(hào)到來(lái)時(shí)，輸出次態(tài) Qn+1 為:( )A. 與現(xiàn)態(tài)相反B. 0C. 1D. 不變答案:A12. 邏輯函數(shù) F(A,B,C) = AB BC+AC 的標(biāo)準(zhǔn)表達(dá)式是 ( )A. m(0,1,2,4)B. m(1,3,5,7)C. M(0,2,4,6)D. m(3,5,6,7)答案:D13. 四個(gè)變量可以構(gòu)成

4、多少個(gè)最小項(xiàng)？(B. 16 個(gè)C. 8 個(gè)D. 4 個(gè)答案:BOUT 為 1 時(shí)，其14. 電源電壓為 +12V 的 555 集成定時(shí)器中放電三極管工作在截止?fàn)顟B(tài)，輸出端 TH 和 TR 的輸入電壓值分別為 ( )A. TH 和 TR 均小于 4VB. TH 和 TR 均大于 8VC.TH 8V ， TR 4VD.TH 8V ， TR 4V答案:C15. 設(shè)計(jì)個(gè) 1位十進(jìn)制計(jì)數(shù)器至少需要多少個(gè)觸發(fā)器？( )A. 6個(gè)B. 3 個(gè)C. 10 個(gè)D. 4 個(gè)答案:D16. T 型觸發(fā)器當(dāng)時(shí)鐘脈沖輸入時(shí)，其輸出狀態(tài)( )A. 保持不變B. 在 T=1 時(shí)會(huì)發(fā)生改變C. 隨時(shí)間改變D. 等于輸入端 T

5、 的值答案:B17. 無(wú)符號(hào)位的十六進(jìn)制數(shù)減法 (A9)l6 -(8A)16= ( )A. (19)16B. (1F)l6C. (29)16D. (25)1618. 十進(jìn)制數(shù) 15 用 2421 BCD 碼可以表示為(A. 00011011B. 01001000C. 00001111D. 00010101答案:A19.邏輯函數(shù) Y= AB ABC AB ABC 可化簡(jiǎn)為 :( )A.B+ACB. AB BCC. AB ACD. C+AB答案:A20.LED 共陰極七段顯示器可由下列哪一個(gè) IC 來(lái)推動(dòng)七字節(jié)較適宜 ? ( ) A. 74160B.74148C. 7448D. 7447答案:C

6、試題分類 : 專升本數(shù)字電路與邏輯設(shè)計(jì) _08007750 題型 : 單選 分?jǐn)?shù) :21. 與非門基本 RS 觸發(fā)器的約束方程是 ()A. R=SB. R+S=1C.Qn 1 S RQD. RS=0答案:B2.74153有兩個(gè) 4 路數(shù)據(jù)選擇器，每個(gè)選擇器有多少個(gè)輸出端？()A.4個(gè)B.2 個(gè)C.8 個(gè)D.1個(gè)答案:D3. 實(shí)現(xiàn)同 功能的 Mealy 型同步時(shí)序電路比 Moore 型同步時(shí)序電路()A. 狀態(tài)數(shù)目更多B. 觸發(fā)器更多C. 觸發(fā)器 定更少D. 狀態(tài)數(shù)目更少 答案:D4. CMOS 集成電路比 TTL 集成電路應(yīng)用得更廣泛的主要原因是 ()A. 輸出電流大、帶負(fù)載能力強(qiáng)B. 功耗小

7、、集成度高C. 價(jià)格便宜D. 開(kāi)關(guān)速度快答案:A5. TTL 集成電路 74LS138 是 3/8 線譯碼器，譯碼器為輸出低電平有效。若地址端輸入為A2A1A0=100 時(shí)，則低電平輸出端為()A.Y6B.Y2C.Y4D.Y1答案:C6. 如果全加器的加數(shù) A1，被加數(shù) B=1，低位的進(jìn)位 CI 0，則全加器的輸出和數(shù) S 及 高位的進(jìn)位 CO 分別為 ?()A. S 0，C00B. S0， CO 1C. S1，CO=1D. S=1，CO0答案:B7.如果要設(shè)計(jì)個(gè)奇偶校驗(yàn)產(chǎn)生器，則使用下列哪種集成電路最簡(jiǎn)單？A. 74LS86 異或門B. 74LS138 譯碼器C. 74LS32 或門D. 7

8、4LS00 與非門答案:A8.一般各種 PLD 組件的輸出部分為 :()A. 非門陣列B. 或門陣列C. 與門陣列D. 與非門陣列答案:BR-S 觸發(fā)9.555 集成定時(shí)器電路大致由五部份組成，即電阻分壓器、電壓比較器、基本 器、輸出驅(qū)動(dòng)器及下列哪一部份 ?()A. 逆向二極管B. 充電二極管C. 放電三極管D. 觸發(fā)電容 答案:C10. 組合邏輯電路中的險(xiǎn)象是由什么因素引起的？()A. 電路中存在時(shí)延B. 電路未采用最簡(jiǎn)設(shè)計(jì)C. 電路的輸出端過(guò)多D. 邏輯門類型不同答案:A11. 下列幾種 TTL 電路中，輸出端可實(shí)現(xiàn)線與功能的電路是()A.與非門B. OC 門C.或非門D.異或門答案:B1

9、2. 邏輯函數(shù) YABC ABC ABC ABC的最簡(jiǎn)與或表達(dá)式為 ()A. AC ACB. AC.CD. BC BC答案:C13. 完全確定原始狀態(tài)表中有六個(gè)狀態(tài)A 、B、C、D、E、F。等效對(duì)為 :A 和 B，B 和 D，E和 F。則該時(shí)序電路的最簡(jiǎn)狀態(tài)表中共有多少個(gè)狀態(tài)？ ()A. 2B. 3C. 6D. 4答案:B14. 二進(jìn)制數(shù) 11101.0100 等于十六進(jìn)制數(shù)()A. 35.2B. 29.3C. 23.2D. 1D.4答案:D15. 余 3 碼 01000101.1001 對(duì)應(yīng)的十進(jìn)制數(shù)是()A. 45.9B. 69.56C. 45.3D. 12.6答案:D()16. 在下列三

10、個(gè)邏輯函數(shù)表達(dá)式中，下列哪一項(xiàng)是最小項(xiàng)表達(dá)式A. Y( A,B,C) ABC ABC BCB. Y( A,B,C) A B C ABC ABCC. Y( A, B) AB ABBD. Y( A, B) AB AB答案:B17.根據(jù)反演規(guī)則，F(xiàn)(AB C)B D 的反函數(shù)為()(ABC)BD(AB)CBD( ABC)BDABCBDD.FB.FC.FA.F答案:B18. 如果 JK 觸發(fā)器的 J1，K 0，則當(dāng)計(jì)時(shí)鐘脈沖波出現(xiàn)時(shí)， Qn+1 為()A. QB. 0C.QD.1 答案:D19. 同步時(shí)序電路設(shè)計(jì)中，狀態(tài)編碼采用相鄰編碼法的目的是()A. 提高電路可靠性B. 提高電路速度C. 減少電路

11、中的觸發(fā)器D. 減少電路中的邏輯門答案:D20. 邏輯函數(shù)中任意兩個(gè)不同的最小項(xiàng)mi與mj之積(mi mj )為()A. 0B. 無(wú)法確定C. mi mjD.1答案:A21. 將 8421 碼 （01000101.1001）轉(zhuǎn)換成十進(jìn)制數(shù) （）A. 45.3B. 12.6C. 69.6D. 45.9答案:D22. 屬于組合邏輯電路的部件是（）A.觸發(fā)器B.計(jì)數(shù)器C.寄存器D.編碼器答案:D23. 下列邏輯門中哪一種門的輸出在任何條件下都可以并聯(lián)使用？（）A. 普通 CMOS 與非門B. TTL 集電級(jí)開(kāi)路門 （OC 門 ）C. 具有推拉式輸出的 TTL 與非門D. CMOS 三態(tài)輸出門 答案:

12、B24.主從型 JK 觸發(fā)器的特性方程Qn 1()A. Qn 1 JQ KQB. Qn 1 JQ KQC. Qn 1 JQ KQn1D. Qn 1 JQ KQ答案:C25. 由或非門構(gòu)成的基本 RS 觸發(fā)器的約束方程是 ()A. R S=0B. RS=0C. RS=1D.R+S=1答案:B26. 將邏輯函數(shù) Y= AB AB ABC 化簡(jiǎn)為最簡(jiǎn)與 或表達(dá)式 ()A. B AB. B+ACC. B AC D.A+BC答案:B27. 邏輯函數(shù) Y(A,B,C)的最小項(xiàng) m0和 m5 之間的關(guān)系是 ()A.m0m5B. m 0 m 5C. m 0 ? m5 0D.m0m5答案:C28. 如果要設(shè)計(jì)一

13、個(gè)六進(jìn)制計(jì)數(shù)器，最少需要多少個(gè)觸發(fā)器？()A. 4B. 3C. 2D. 1答案:B29. 十進(jìn)制數(shù) 23.25 用二進(jìn)制數(shù)表示應(yīng)為()A. (17.4)2B. (27.2)2C. (100011.00100101)2D. (10111.01)2答案:D30. 同步時(shí)序電路設(shè)計(jì)中，狀態(tài)化簡(jiǎn)的主要目的是()A. 提高電路速度B. 減少電路中的邏輯門C. 減少電路中的觸發(fā)器D. 減少電路中的連線答案:C31. 電平異步時(shí)序邏輯電路不允許兩個(gè)或兩個(gè)以上輸入信號(hào)()A. 同時(shí)改變B. 同時(shí)為 1C. 同時(shí)為 0D. 同時(shí)出現(xiàn)答案:A32. 設(shè)計(jì)一個(gè) 12 進(jìn)制計(jì)數(shù)器需要用多少個(gè)觸發(fā)器 ()A.4個(gè)B.2

14、 個(gè)C.3 個(gè)D.6個(gè)答案:A33. 某觸發(fā)器的特性表如下( A、B 為輸入)，則觸發(fā)器的次態(tài)為 ()A. Qn+1 AQn 1B.QAQBQn1C.Qn1AQBQQn 1D.QABQ答案:C34. 如果全加器的加數(shù) A 1，被加數(shù) B=1 ，低位的進(jìn)位 CI1，則全加器的輸出和數(shù) 及高位的進(jìn)位 CO 分別為 ?()A. S=1，CO0B. S0， CO 1C. S1，CO=1D. S 0，C00答案:C?()35. 共陰極的七段數(shù)碼顯示譯碼器，若要顯示數(shù)字“ 5，”則七段中哪些段應(yīng)該為 “ 1A. a、c、d、f、gB. b、c、e、f、gC.a、dD.b、e答案:A36.邏輯函數(shù) F A,

15、 B,Cm(0,1,4,5,7)的最簡(jiǎn)與-或表達(dá)式是 ()A. AB CB. AB ACC. BC ABD. AC B答案:DY37.邏輯函數(shù) YA(B C) CD 的對(duì)偶式為 ()A. Y ( A BC)(C D)Y A ( BC)C DB.B. Y A(B C) CDC. Y ( AB C)(C D)答案:A38. 將十進(jìn)制數(shù) (6.625)轉(zhuǎn)換成二進(jìn)制數(shù)表示，其值為()A. (10.110)2B. (10.101)2C. (110.110)2D. (110.101)2答案:D39. 二進(jìn)制數(shù) -0.1010 的補(bǔ)碼是()A. 1.1010B. 1.0110C. 1.0101D. 1.10

16、11答案:B40. 當(dāng)兩輸入 “或非”門的輸出 z1時(shí)，輸入 x 和 y的取值必須（）A. 同時(shí)為 1B. 同時(shí)為 0C. 至少有一個(gè)為 1D. 至少有一個(gè)為 0答案:B 試題分類 : 專升本數(shù)字電路與邏輯設(shè)計(jì) _08007750 題型 : 多選 分?jǐn)?shù) :21. 下列邏輯表達(dá)式中正確的有（）。A. A AB A BB. AB AC AB AC BCC. AABC AB ACD. AB AB AB AB 1答案:A, B, D2. 邏輯函數(shù) F A B,F 是 F的對(duì)偶函數(shù)，則（）。A. F FB. F F 1C.F FD. F F 0答案:B, C, D3. 譯碼器 74138 的使能端 S1

17、、 S2 、 S3 取什么值時(shí)輸出無(wú)效（全為 1）? （）A.010B.101C.011D.100 答案:A, B, CmM4. 若 i和 i分別表示 n個(gè)變量的第 i 個(gè)最小項(xiàng)和最大項(xiàng)，則（ ）A. mi M iB. mi M i 1C. mi MiD. mi Mi 1 答案:A, B5. 設(shè)兩輸入或非門的輸入為 x 和 y，輸出為 z ，當(dāng) z 為低電平時(shí)，有（）A. x 和 y 同為低電平 .B. x 和 y 同為高電平 ；C. x 為低電平， y 為高電平D. x 為高電平， y 為低電平 答案:B, C, D 試題分類 : 專升本數(shù)字電路與邏輯設(shè)計(jì) _08007750 題型 : 多選

18、 分?jǐn)?shù) :21.鐘控 JK 觸發(fā)器的初始狀態(tài)為 1，要使 JK 觸發(fā)器在時(shí)鐘脈沖作用后其次態(tài)變?yōu)?0，則 觸發(fā)器的 JK 端的取值應(yīng)為（）A.JK=01B.JK=10C. JK=11D. JK=00答案:A, C2. 邏輯函數(shù) F=AB和 G=AB 滿足關(guān)系（）A. F GB. F G 1C.F GD. F G 答案:A, B, C3. 如果或非門的輸出為 1，則其兩個(gè)輸入端的取值不可能是 ()A.0，1B.0，0C.1，1D.1，0 答案:A, C, D4. PROM、GAL 、PLA和 FPGA幾種可編程器件中，可編程的是 ()A.FPGA 陣列B.PLA 與門陣列C. GAL 與門陣列D. PROM 與門陣列答案:A, B, C5. 邏輯函數(shù) F=A B 可以表示為()A. F A B 0B. F AB ABC. F A BD. F AB AB答案:A, D6. 用 A、B 代表輸入，用 S代表加法運(yùn)算的和， C代表進(jìn)位，下列有關(guān)半加器的敘述哪 些是正確的 ?()A.當(dāng)兩個(gè)輸入均為 1 時(shí)，S1B.C=ABC.S AB ABD. S A B 答案:B, C, D7. 在下列邏輯函數(shù)表達(dá)式中，屬于標(biāo)準(zhǔn)與 -或表達(dá)式 (最小項(xiàng)表達(dá)式 )的有 ()A. Y(A,B) AB ABB. Y(A,B,C) ABC ABC ACC. Y(A,B,C)