1、實(shí)驗(yàn)四 組合邏輯電路設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、掌握組合邏輯電路的設(shè)計(jì)方法。2、掌握實(shí)現(xiàn)組合邏輯電路的連接和調(diào)試方法。3、通過功能驗(yàn)證鍛煉解決實(shí)際問題的能力。二、實(shí)驗(yàn)任務(wù)1、用基本門電路設(shè)計(jì)一個四變量的多數(shù)表決電路。2、設(shè)計(jì)一個車間開工啟動控制電路。3、設(shè)計(jì)一個加減器。4、試設(shè)計(jì)一個8421BCD碼的檢碼電路。5、用Multisim8 進(jìn)行仿真，并在實(shí)驗(yàn)儀器上實(shí)現(xiàn)。三、實(shí)驗(yàn)原理組合邏輯電路是數(shù)字系統(tǒng)中邏輯電路形式的一種，它的特點(diǎn)是：電路任何時刻的輸出 狀態(tài)只取決于該時刻輸入信號（變量）的組合，而與電路的歷史狀態(tài)無關(guān)。組合邏輯電路的 設(shè)計(jì)是在給定問題（邏輯命題）情況下，通過邏輯設(shè)計(jì)過程，選擇合適的標(biāo)準(zhǔn)器

2、件，搭接成 實(shí)驗(yàn)給定問題（邏輯命題）功能的邏輯電路。通常，設(shè)計(jì)組合邏輯電路按下述步驟進(jìn)行。其流程圖如。（1）列真值表。設(shè)計(jì)的要求一般是用文字來描述的。設(shè)計(jì)者很難由文字描述的邏輯命題直接寫出邏輯函數(shù)表達(dá)式。由于真值表在四種邏輯函數(shù)表示方法中，表示邏輯功能最為直觀，故設(shè)計(jì)的第一步為列真值表。首先，對命題的因果關(guān)系進(jìn)行分析，因”為輸入， 果為輸出，即 因”為邏輯變量，果”為邏輯函數(shù)。其次，對邏輯變量賦值，即用邏輯0和邏輯1分別表示兩種不同狀態(tài)。最后，對命題的邏輯關(guān)系進(jìn)行分析，確定有幾個輸入，幾個輸出， 按邏輯關(guān)系列出真值表。（2）由真值表寫出邏輯函數(shù)表達(dá)式。（3）對邏輯函數(shù)進(jìn)行化簡。若由真值表寫出的

3、邏輯函數(shù)表達(dá)式不最簡，應(yīng)利用公式法或卡諾圖法進(jìn)行邏輯函數(shù)化簡，得出最簡式。如果對所用器件有要求，還需將最簡式轉(zhuǎn)換成相應(yīng)的形式。（4）按最簡式畫出邏輯電路圖。圖3.4.1組合邏輯電路設(shè)計(jì)流程圖通常情況下的邏輯設(shè)計(jì)都是在理想情況下進(jìn)行的,輸入輸出ABCY00000010010001111000101111011111但是由于半導(dǎo)體參數(shù)的離散性以及電 路存在過渡過程，造成信號在傳輸過程中通過傳輸線或器件都需要一個響應(yīng)時間一一延遲。所以，在理想情況下設(shè)計(jì)出的電路有時在實(shí)際應(yīng)用中會出現(xiàn)一些錯誤，這就是組合邏輯電路中的競爭與冒險，應(yīng)在邏輯設(shè)計(jì)中要特別注意的。當(dāng)設(shè)計(jì)出一個組合邏輯電路后，首先應(yīng)進(jìn)行靜態(tài)測試，

4、也即先按真值表依次改變輸入變量，測得相應(yīng)的輸出邏輯值，檢驗(yàn)邏輯功能是否正確。然后再進(jìn)行動態(tài)測試， 觀察有否存在競爭冒險。 對于不影響電路功能的冒險可以不 必消除，而對于影響電路工作的冒險，在分析屬于何種類型冒險后，設(shè)法給于消除。總之，組合邏輯電路設(shè)計(jì)的最佳方案，應(yīng)是在級數(shù)允許的條件下，使用器件少，電路簡單，而且隨著科學(xué)技術(shù)的發(fā)展，各種規(guī)模的集成電路不斷出現(xiàn)，給邏輯設(shè)計(jì)提供了多種可能的條件，所以在設(shè)計(jì)中應(yīng)在條件許可和滿足經(jīng)濟(jì)效益的前提下盡可能采用性能好的器件。例1:設(shè)計(jì)一個三變量的多數(shù)表決電路。執(zhí)行的功能是：少數(shù)服從多數(shù)，多數(shù)贊成時決 議生效。用與非門實(shí)現(xiàn)。解：（1 ）邏輯設(shè)計(jì)在這個邏輯問題中，

5、設(shè) A、B、C為輸入變量，分別代表參加表決的邏輯變量，變量為 1表示贊成，為0表示反對；設(shè)Y為輸出變量，表示表決結(jié)果，為1表示通過，為0表示不通過。列出真值表如表 342。根據(jù)真值表3.4.1寫出Y的與或表達(dá)式，即：AC AB BC實(shí)驗(yàn)僅提供與非門，如實(shí)現(xiàn)上述邏輯，則必須化簡為與非”的形式，即 :Y = AC AB BC（2）擬訂實(shí)驗(yàn)線路并進(jìn)行驗(yàn)證畫出接線圖如圖3.4.1。輸入端A、B、C分別接三個邏輯開關(guān)，輸出端Y接邏輯電平指示燈。將測試結(jié)果與真值表3.4.1對照驗(yàn)證。例2 :某工廠有A、B、C三個車間，各需電力 10千瓦，由變電所的 X、Y兩臺變壓器 供電。其中X變壓器的功率為13千伏安，

6、Y變壓器的功率為 25千伏安。為合理供電，需設(shè) 計(jì)一個送電控制電路。 使控制電路的輸出接繼電器線圈。送電時線圈通電； 不送電時線圈不通電。提供 異或”門（74LS86）、與非”門（74LS00）、與或非”門（74LS54）各一片。完 成設(shè)計(jì)電路，并標(biāo)出集成電路型號及相應(yīng)的管腳號。解：根據(jù)命題的因果關(guān)系可以確定 A、B、C為輸入變量，X、Y為輸出邏輯函數(shù)。現(xiàn)賦 值如下：工作用1表示，不工作用0表示；送電用1表示，不送電用0表示。三個車間的工 作情況及變壓器是否供電，列入表 3.4.2中。經(jīng)公式變換和化簡得：表3.4.1三變量表決電路真值表圖3.4.2 三人表決電路圖表 3.4.2控制電路真值表輸

7、入輸出ABCY00000010010001111000101111011111A、B、C、D有三個或三個以上為1X=ABC A BC ABC ABC = A BC BC 廣 A BC BC = A 二 B 二 CY =AB BC AC =AB BC AC畫出接線圖如圖343。輸入端A、B、C分別接三個邏輯開關(guān)，輸出端X和Y接邏輯電平指示燈。將測試結(jié)果與真值表3.4.1對照驗(yàn)證。四、實(shí)驗(yàn)儀器與器材1、THD-4型數(shù)字電路實(shí)驗(yàn)箱2、GOS-620示波器3、器材：74LS00四-2輸入與非門74LS54 四-2-3-3-2輸入與或非門74LS86 四-2輸入異或門五、實(shí)驗(yàn)內(nèi)容與步驟1、設(shè)計(jì)一個四變量

8、的多數(shù)表決電路。當(dāng)輸入變量 時，輸出Y為1;否則為0。提供 異或”門（74LS86 ）、與非”門（74LS00 ）、與或非”門（74LS54） 各一片。畫出邏輯圖。用 Multisim8進(jìn)行仿真，分析仿真結(jié)果。在實(shí)驗(yàn)儀器上進(jìn)行驗(yàn)證。2、 某工廠有三個車間 A、B、C,有一個自備電站，站內(nèi)有二臺發(fā)電機(jī)M和N, N的發(fā)電能力是M的兩倍，如果一個車間開工，啟動M就可以滿足要求；如果兩個車間開工，啟動N就可以滿足要求；如果三個車間同時開工，同時啟動M、N才能滿足要求。試用異或門和與非門設(shè)計(jì)一個控制電路，因車間開工情況來控制M和N的啟動。畫出邏輯圖。用Multisim8進(jìn)行仿真，分析仿真結(jié)果。在實(shí)驗(yàn)儀器

9、上進(jìn)行驗(yàn)證。3、 設(shè)計(jì)一個加減器。即在附加變量M控制下，既能做加法運(yùn)算又能做減法運(yùn)算。操作數(shù)為兩個一位二進(jìn)制數(shù)與低位的進(jìn)位/借位。用異或門、與非門和與或非門實(shí)現(xiàn)。畫出邏輯圖。用Multisim8進(jìn)行仿真，分析仿真結(jié)果。在實(shí)驗(yàn)儀器上進(jìn)行驗(yàn)證。4、試設(shè)計(jì)一個 8421BCD碼的檢碼電路。要求當(dāng)輸入變量 ABCD 2或7時，電路輸 出Y為高電平，否則為低電平。用異或門、與非門和與或非門實(shí)現(xiàn)。畫出邏輯圖。用Multisim8 進(jìn)行仿真，分析仿真結(jié)果。在實(shí)驗(yàn)儀器上進(jìn)行驗(yàn)證。六、實(shí)驗(yàn)報告要求1、 列寫實(shí)驗(yàn)任務(wù)的設(shè)計(jì)過程， 畫出設(shè)計(jì)的邏輯電路圖，并注明所用集成電路的引腳號。2、擬定記錄測量結(jié)果的表格。3、總結(jié)用小規(guī)模數(shù)字集成電路設(shè)計(jì)組合電路的方法。圖3.