1、目 錄“現代電子系統設計”課程教學大綱- 1 -湖南農業大學課程教學周歷- 1 -“現代電子系統設計”教案- 1 -第一次課- 1 -第二次課- 3 -第三次課- 4 -第四次課- 6 -第五次課- 8 -第六次課- 10 -第七次課- 11 -第八次課- 13 -第九次課- 15 - 15 -“現代電子系統設計”課程教學大綱課程編號：31120B0（四號宋體）學時：40 學分：2適用對象：高等院校信息工程專業、通信專業、電子信息專業、計算機專業、自動化專業本科高年級學生。先修課程：數字電路、C語言考核要求：考核，理論成績50，實驗成績50使用教材及主要參考書：譚會生 主編，EDA技術及應用(

2、第二版)，西安電子科技大學出版社，2004譚會生 主編，EDA技術綜合應用實例與分析，西安電子科技大學出版社，2004黃任 主編，VHDL入門解惑經典實例經驗總結，北京航空航天大學出版社，2005西安唐都科教儀器開發有限責任公司 主編，TD-EDA 實驗系統 SOPC 技術實驗教程，2005一、課程的性質和任務本課程是電子信息和通信類專業的專業技術選修課程，要求學生通過該課程的學習，初步掌握基于EDA技術的電子線路設計方法、數字系統設計方法以及FPGA和CPLD的設計方法；了解常用硬件描述語言的使用特點、編程方法和仿真測試技術，掌握一種常用EDA工具軟件Quartus 和一種主流硬件描述語言：

3、VHDL，能使用Quartus 和VHDL進行復雜數字系統的設計。EDA技術與VHDL作為一門技術基礎課和現代電子設計技術的先修課程，與許多的后繼專業課有緊密的聯系，如大規模集成電路設計、ASIC設計、單片系統（SOC）設計、IP核設計技術、微電機系統（MEMS）設計以及DNA生物芯片設計等。對學生而言，不論今后是繼續通訊類研究生學習，還是從事芯片設計工作，都是一門非常必要的課程。二、教學目的與要求教學目的：使學生了解現代電子設計技術、可編程技術，培養運用硬件描述語言VHDL和EDA工具設計實現復雜數字系統的技能。教學要求：1 掌握主流硬件描述語言：VHDL語言2 掌握一種主流EDA工具軟件：

4、 Quartus II3 掌握TD-EAD實驗系統的使用4 能獨立完成基本電子系統的設計三、學時分配章節課程內容學時實驗內容學時1緒論22Quartus 與VHDL 語言10門電路實驗、譯碼器實驗、編碼器實驗、寄存器實驗123系統層次化設計4時鐘選擇器實驗44狀態機在VHDL中的實現4交通燈控制器實驗4四、教學中應注意的問題本課程是實踐性很強的課程，要特別注意理論與實踐的結合，多進行上機實踐，才能學好這么課程。在教學中要注意抓住一個重點：VHDL的編程；掌握兩個工具： Quartus II 和 TD-EAD實驗系統；通過案例分析、應用設計和上機實踐，實現理論與實踐相結合，邊學邊用，邊用邊學，只

5、有這樣才能學好這門課程。五、教學內容第一章：緒論1 基本內容：介紹EDA技術的涵義、發展歷程和應用領域；介紹EDA技術的主要內容；說明EDA的工程設計流程。說明本課程的特點與學習方法。2 教學基本要求：1) 理解EDA技術的涵義。2) 了解EDA技術的發展背景，理解EDA技術的三個發展階段以及各階段的特點。3) 理解EDA技術進行電子系統設計的特點，在此基礎上理解EDA的定義和EDA技術的主要內容。4) 了解常用的硬件描述語言：VHDL和Verilog5) 了解兩種常用的大規?？删幊踢壿嬈骷﨔PGA和CPLD以及它們各自的特點6) 了解主流EDA工具軟件7) 了解本課程使用的西安唐都公司的TD

6、-EAD實驗系統8) 理解EDA的工程設計流程。9) 理解本課程的特點與學習方法。3 教學重點難點：EDA技術的三個發展階段以及各階段的特點，EDA的定義和EDA技術的主要內容，EDA的工程設計流程。4 教學建議：根據EDA技術發展的歷程，指出各階段解決了哪些問題，還存在哪些問題，這樣學生能清楚的了解三個發展階段特點。在此基礎上說明使用EDA技術進行電子系統設計的特點，學生就很容易理解了，對這些特點進行總結，就是EDA的定義和EDA技術的主要內容。通過畫流程圖說明EDA的工程設計流程，同時在下一章講解使用 Quartus 進行FPGA設計的基本流程時，進一步鞏固該知識點，并通過實驗加深學生的理

7、解。第二章：Quartus 與VHDL 語言 1. 基本內容：主流EDA工具Quartus 的安裝和使用。VHDL語言程序的基本結構、語言要素、VHDL并行信號賦值語句和進程語句、VHDL順序語句。使用VHDL語言完成基本數字電路的設計、編譯、仿真和下載。2. 教學基本要求：a) 理解VHDL語言的特點。b) 了解主流EDA工具Quartus ，掌握其安裝方法。c) 掌握使用 Quartus 進行FPGA設計的基本流程。d) 掌握VHDL語言程序的基本結構，特別是實體和結構體。e) 掌握VHDL語言的語言要素，包括VHDL語言的基本數據類型、數據對象和VHDL 運算符，理解信號和變量的區別。f

8、) 掌握VHDL語言的并行信號賦值語句，特別是選擇信號賦值語句和條件信號賦值語句，理解條件信號賦值語句的各賦值子句的優先級差別。g) 掌握進程語句，掌握進程的工作原理和特點，理解進程與時鐘的關系。h) 掌握VHDL語言的順序語句，特別是IF 語句和CASE語句，理解IF、CASE語句和選擇信號賦值語句、條件信號賦值語句的區別。i) 掌握VHDL程序設計方法，能在Quartus 環境下，使用VHDL語言進行門電路、編碼器和譯碼器、寄存器等常用數字電路的設計、編譯、仿真和下載。3 教學重點難點：Quartus 是進行FPGA/CPLD設計最常用的EDA工具，掌握使用Quartus 進行FPGA/C

9、PLD設計的流程是后面教學和實驗的基礎，是本章的重點。另外進行FPGA/CPLD的設計涉及硬件，與學生熟悉的軟件開發平臺不同，特別是器件選擇和配置、仿真和下載，這些是學生首次接觸的，這也是本章的教學難點。VHDL語言程序的基本結構、基本語言要素、基本語句是學習VHDL語言的基礎，是本章重點。特別時進程語句是最具VHDL語言特色的語句，它提供了一種用算法描述硬件行為的方法，是使用最多的VHDL語句之一。掌握進程語句的特點，熟練運用進程語句和其它基本語句進行組合和時序邏輯電路設計是本章的重點，也是本章的難點。學生此時是初次使用VHDL語言和EDA工具，而它們與學生熟悉的VC等程序語言和開發環境有很

10、大不同，因此掌握VHDL程序設計方法，在Quartus 環境下，使用VHDL進行數字電路的設計、編譯和下載是本章的一個難點。4 教學建議：理論教學要緊密結合實驗教學，通過在實驗課上指導學生一步步完成一個簡單的Quartus 工程的建立、編譯、仿真和下載，掌握使用Quartus 進行FPGA/CPLD設計的流程，同時學習TD-EDA 實驗系統。VHDL的基本語句，常用語句如選擇信號賦值語句和條件信號賦值語句、進程語句、IF 語句和CASE語句等都是通過實驗課來加強學生對它們的理解，只有通過上機練習才能使學生盡快掌握VHDL語言。如果條件允許，可以改為小班上課，在實驗室中進行實例講解部分的理論教學

11、，由學生跟隨老師的實例講解在臺下一步步完成一個個VHDL設計實例，從而加深印象，加強動手能力。第三章：系統層次化設計 1基本內容：層次化設計概念，在Quartus II 中實現層次化設計，元件例化、程序包和類屬映射。2. 教學基本要求：1) 理解層次化設計的優點。2) 理解層次化設計的核心思想：模塊化、元件重用。3) 掌握在 Quartus II 中采用圖形法與文本法結合的混合輸入方法實現元件重用和系統的層次化設計。4) 理解元件例化、程序包和類屬映射。3教學重點難點：在Quartus II 中實現層次化設計4教學建議：結合實驗五時鐘選擇器實驗來學習如何在Quartus II 中實現層次化設計

12、。通過在實驗課上指導學生完成模塊劃分、元件設計文件的建立、元件符號的生成、元件調用、LPM宏模塊的調用與參數配置、頂層電路原理圖的建立，最終在Quartus II完成一個復雜數字系統的層次化設計。通過實驗課，使學生掌握在 Quartus II 中采用圖形法與文本法結合的混合輸入方法實現元件重用和系統的層次化設計。第四章：狀態機在VHDL中的實現1基本內容：Moore 狀態機的 VHDL 描述，Mealy 狀態機的 VHDL 描述，用狀態機實現交通燈控制器2. 教學基本要求：1) 掌握Moore 狀態機的 VHDL 描述。2) 掌握Mealy 狀態機的 VHDL 描述。3) 掌握使用狀態機實現數

13、字系統設計的方法。3教學重點難點：狀態機是一類很重要的時序電路，是許多數字電路的核心部件，同時有限狀態機是一種復雜的數字系統，因此有限狀態機的設計是本章的重點和難點。4教學建議：結合實驗六：使用狀態機實現交通燈控制實驗，來加深對有限狀態機設計的理解。執筆人：任峻審核人：分管教學院長：2007年2月20日湖南農業大學課程教學周歷20072007學年度 第二學期 計算機與信息工程 院 信息工程 專業 三 年級 60人課程名稱現代電子系統設計 學時分配：總學時44 其中：講授 24 實驗20 實習 課堂討論 課程 論文 作業 考試(考查) 考查周次講 授 實驗、作業或其他環節章節和內容學時內容學時1

14、1 緒論212 Quartus 與VHDL 語言 2.2 安裝 Quartus 2.3 VHDL 與 Quartus 初體驗222 Quartus 與VHDL 語言 2.4 VHDL 程序基本結構 2.5 VHDL 基本數據類型 2.6 VHDL 數據對象2基本門電路實驗422 Quartus 與VHDL 語言 2.7 VHDL 運算符2.8.1 VHDL 并行信號賦值語句232 Quartus 與VHDL 語言 2.8.2 進程語句2.9 VHDL 順序語句2譯碼器實驗編碼器實驗433系統層次化設計 3.1 層次化設計概念3.2 在Quartus II 中實現層次化設計243系統層次化設計

15、3.3 系統層次化設計進階2寄存器實驗444狀態機在VHDL中的實現4.1 Moore 狀態機的 VHDL 描述4.2 Mealy 狀態機的 VHDL 描述254狀態機在VHDL中的實現4.3 用狀態機實現交通燈控制器2時鐘選擇器實驗45機動2交通燈控制器實驗4主講教師 任峻 實驗課教師 任峻 輔導教師 任峻 教研室主任 張紅燕 院系負責人 張林峰 日期2007-3-10注：本表由主講教師在開學后第一周內填寫好一式三份，第二周分存于任課教師、系(教研室)、教務處(以院、系為單位)“現代電子系統設計”教案第一次課內 容：1) 介紹EDA技術的涵義、發展歷程和應用領域；2) 介紹EDA技術的主要內

16、容；3) 介紹EDA的工程設計流程；4) 說明本課程的特點與學習方法。教學目的：1) 通過介紹EDA技術的涵義、發展歷程和應用領域，使學生了解本課程的實際應用很大，調動學生學習這門課程的積極性2) 通過介紹EDA技術的主要內容，使學生了解這門課程要學習什么。在此基礎上說明本課程的特點與學習方法。3) 說明各種通信系統的組成，了解它們的優缺點，出現背景。重點說明數字通信系統的特定和優點。4) 介紹EDA的工程設計流程，說明當前EDA設計的特點，用軟件方式設計硬件，用軟件方式設計的系統到硬件系統的轉換是由有關開發軟件自動完成的，因此類似軟件編程，不需太多的低層硬件知識，使學生克服畏難情緒。教學重點

17、、難點：1) EDA技術的三個發展階段以及各階段的特點；2) EDA的定義和EDA技術的主要內容；3) EDA的工程設計流程。教學方法：比較、舉例、圖解。參考書目與資料：略教學過程：（一）自我介紹，說明課時安排、成績評定方法、課程定位、教學網站的進入。（二）講授新課課堂教學實施過程共分六步。1) 介紹EDA技術的涵義。2) 說明EDA技術的發展背景，說明EDA技術的三個發展階段，比較三個階段的各解決了什么問題，在此基礎上理解各階段的特點。3) 在第二步理解EDA技術進行電子系統設計的特點的基礎上引出并詳細說明EDA的定義，加深對EDA技術的涵義的理解。4) 在第三步詳細說明EDA的定義的基礎上

18、，引出EDA技術的4個主要內容：硬件描述語言：設計的主要表達手段；大規模可編程邏輯器件：設計的載體；軟件開發工具：設計的工具；實驗開發系統：下載工具及硬件驗證工具。再分別介紹EDA技術的4個主要內容：了解常用的硬件描述語言VHDL和Verilog；了解兩種常用的大規?？删幊踢壿嬈骷﨔PGA和CPLD以及它們各自的特點；了解主流EDA工具軟件；了解本課程使用的西安唐都公司的TD-EAD實驗系統5) 說明課程要求：通過學習這門課程要掌握運用EDA開發工具設計開發電子系統，引出這門課程的特點：實踐性強，說明我們的學習方法：抓住一個重點：VHDL的編程；掌握兩個工具： Quartus II 和 TD-

19、EAD實驗系統；運用三種手段：通過案例分析、應用設計和上機實踐，實現理論與實踐相結合，邊學邊用，邊用邊學。6) 用設計一個簡單電子系統為例，引出EDA的工程設計流程。說明當前EDA技術發展的特點：用軟件方式設計硬件；用軟件方式設計的系統到硬件系統的轉換是由有關開發軟件自動完成的；設計過程中可用有關軟件進行各種仿真；系統可現場編程，在線升級；整個系統可集成在一個芯片上，體積小、功耗低、可靠性高?，F代EDA設計類似軟件編程，不需太多的低層硬件知識，使學生克服畏難情緒。同時這里又回顧復習了使用EDA技術進行電子系統設計的特點。最后圖解說明EDA的工程設計流程。教學后記：課程的第一堂課至關重要，一定要

20、讓學生對整門課的學習有個系統的了解。學生需要了解為什么要上這門課，這門課到底要學什么，學了有什么用以及如何學習這門課。學生要對這門課有整體的了解，掌握這門課的難度，使學生既有學習的動力，又不會產生畏難情緒。特別是這門課比較難，因此學生容易產生畏難情緒，因此一定要提高他們的學習興趣、克服他們的畏難情緒。在第一次課不能講太快，語速要適中，不要講太深，特別是不能提太多的專業詞匯（提了一定要解釋）。要多用圖解，而不是文字說明，這使學生有更直觀的印象。通過課后交流，學生反映這堂課聽得很輕松，他們歡迎這些方式。第二次課內 容：安裝 Quartus ，VHDL 與 Quartus 初體驗教學目的：1) 理解

21、VHDL語言的特點。2) 了解主流EDA工具Quartus ，掌握其安裝方法。3) 掌握使用 Quartus 進行FPGA設計的基本流程。教學重點、難點：使用Quartus 進行FPGA設計的基本流程。教學方法：舉例、演示。參考書目與資料：略教學過程：課堂教學實施過程共分兩步。1) 回顧上節課所講的EDA的主要內容。在此基礎上引出VHDL語言的特點，并介紹主流EDA開發工具Quartus ，說明它的不同版本的特點。重點介紹PC破解版的安裝步驟。演示安裝過程，在演示是重點提醒學生注意容易出錯的幾個地方。2) 回顧上節課所講的當前EDA技術發展的特點，EDA的工程設計流程。在此基礎上說明使用 Qu

22、artus 進行FPGA設計的基本流程，并通過實際演示設計一個簡單的電子系統：與非門，說明使用 Quartus 和VHDL開發電子系統的基本流程。在演示過程中重點提醒學生注意容易出錯的幾個地方，并給出一些初學者的小竅門。教學后記：掌握使用Quartus 進行FPGA/CPLD設計的流程是EDA設計的基礎，因此必須熟悉Quartus 設計的流程，這是個實踐性非常強問題，因此我們通過實際演示設計過程來說明，這樣更容易掌握。上午上理論課，下午的實驗就進行安裝 Quartus 和基本門電路實驗，學生在實際操作中熟悉掌握了設計流程。這里要注意理論課和實驗課時間安排，不要相隔太久。課后學生反映我們這種時間

23、安排非常好，有效的加深了學生的印象。第三次課內 容：VHDL 程序基本結構，VHDL 基本數據類型，VHDL 數據對象教學目的：1) 掌握VHDL語言程序的基本結構，特別是實體和結構體。2) 掌握VHDL語言的語言要素，包括VHDL語言的基本數據類型、數據對象和VHDL 運算符，理解信號和變量的區別。教學重點、難點：VHDL語言程序的基本結構，VHDL語言的語言要素。教學方法：舉例、演示、歸納、比較。參考書目與資料：略教學過程：課堂教學實施過程共分三步。1)VHDL 程序基本結構回顧上節課設計與非門的例子，引出設計與非門的設計思想：先確定系統功能和接口，再進行內部電路設計，由此引出VHDL程序

24、的基本結構：實體：對應系統接口，結構體：對應系統內部電路。從與非門的VHDL程序中可以直觀的看到它的三部分：庫、程序包的調用，實體聲明，結構體定義。以與非門的VHDL程序為例說明庫、程序包的調用的作用。說明調用語法，介紹常用的三個庫、程序包。以與非門的VHDL程序為例說明實體聲明的語法，各項的意義。提醒學生注意初學者容易出錯的地方，如：實體名必須與文件名相同，否則編譯會出錯；最后一條端口聲明語句不可加分號等。并通過演示出錯情況，加深學生的印象。最后通過圖解歸納實體聲明的格式，容易出錯的地方，并對初學者進行相應的建議：使用范例，在Edit Insert Template 中選擇范例。Quartu

25、s 進行編譯時，要求關聯文件文件名相同，建議采用 Quartus 默認文件名，不要自己更改文件名。以與非門的VHDL程序為例說明結構體的語法，各項的意義。提醒學生注意初學者容易出錯的地方。并通過演示出錯情況，加深學生的印象。最后通過圖解歸納結構體的格式，應注意的地方。2)VHDL 基本數據類型回到與非門的VHDL程序的實體聲明部分，引出VHDL的數據類型。介紹各種數據類型，重點介紹最常用的標準邏輯位、標準邏輯位矢量。提醒學生注意使用標準邏輯位矢量時必須注明數組中元素個數和排列方向，并舉例說明。最后比較VHDL和C語言中使用數據類型的異同點：VHDL同 C 語言一樣，必須先聲明端口和信號，然后才

26、能使用，在聲明中必須定義它們的數據類型；與 C 語言不同，VHDL是強類型語言，只有相同數據類型的端口、信號和操作數才能相互作用。3)VHDL 數據對象介紹VHDL的數據對象：信號、變量和常量。以與非門的VHDL程序為例，通過圖解比較說明信號和端口的異同點。說信號聲明的格式和信號賦值語句的格式。重點說明矢量賦值，通過舉例說明在矢量賦值要特別注意兩矢量之間的元素對應關系。說明定義變量的語法格式、變量賦值的語法格式。比較信號和變量的區別。最后介紹定義常量的語法格式。教學后記：略。第四次課內 容：VHDL 運算符、VHDL 并行信號賦值語句。 教學目的：1) 掌握VHDL 運算符。2) 掌握VHDL

27、語言的并行信號賦值語句，特別是選擇信號賦值語句和條件信號賦值語句，理解條件信號賦值語句的各賦值子句的優先級差別。教學重點、難點：并置運算符 “ & ”、選擇信號賦值語句、條件信號賦值語句。教學方法：舉例、演示、圖解。參考書目與資料：略教學過程：課堂教學實施過程共分四步。1) 分別介紹VHDL的四種運算符：算術運算符、并置運算符、關系運算符、邏輯運算符。對算術運算符重點說明能支持的數據類型和不能支持的數據類型。并置運算符是本課程的一個難點，通過一個電路設計，舉例說明并置運算符的應用。關系運算符重點說明能支持的數據類型。提醒學生注意：“=”在條件語句中出現為小于等于，其它情況為信號賦值。邏輯運算符

28、重點說明其優先級關系。2) 并行語句是硬件描述語言區別于一般軟件程序語言的最顯著的特點之一。通過圖解說明常用并行語句特點，從圖中直觀的看到：并行語句之間是并行執行，但并行語句內部的執行可以是順序的(進程語句 )，也可以是并行的(塊語句 )。3) 介紹并行信號賦值語句：簡單信號賦值語句、選擇信號賦值語句、條件信號賦值語句。給出選擇信號賦值語句格式，并通過設計3-8 線譯碼器，說明如何使用選擇信號賦值語句。提醒學生注意容易出錯的幾點：“選擇值”一定要覆蓋所有可能情況，若不可能一一指定，則要借助 others為其它情況找個“出口”。因此強烈建議初學者使用 with select 語句時，最后都帶上

29、when others?！斑x擇值”必須互斥，不能出現條件重復或重疊的情況。給元素賦常數值，用單引號；給矢量賦常數值，用雙引號。通過演示出錯情況，加深學生的印象。4) 給出條件信號賦值語句格式，并通過設計8-3 線優先編碼器，說明如何使用條件信號賦值語句。提醒學生注意容易：在執行 When Else 語句時，賦值條件按書寫的先后順序逐項測試，一旦發現某一賦值條件得到滿足，即將相應表達式的值賦給目標信號，并不再測試下面的賦值條件。即各賦值子句有優先級的差別，按書寫的先后順序從高到低排列。通過觀察仿真結果，直觀的看到賦值優先級，加深學生的印象。教學后記：略。 第五次課內 容：進程語句、VHDL語言的

30、順序語句。教學目的：1) 掌握進程語句，掌握進程的工作原理和特點，理解進程與時鐘的關系。2) 掌握VHDL語言的順序語句，特別是IF 語句和CASE語句，理解IF、CASE語句和選擇信號賦值語句、條件信號賦值語句的區別。教學重點、難點：進程的工作原理和特點，進程與時鐘的關系。IF 語句和CASE語句，IF 語句和CASE語句的嵌套。教學方法：圖解、舉例、總結。參考書目與資料：略教學過程：課堂教學實施過程共分四步。1) 介紹進程語句的特點、格式，說明各項意義。圖解說明進程工作原理，通過該圖直觀的理解進程的特點：進程本身是并行語句，單其內部是順序語句；進程只有在特定的時刻（敏感信號發生變化）才會被

31、激活。在此基礎上說明進程與時鐘的關系。通過圖解說明時鐘上升沿驅動進程語句，使學生較好的理解了進程的時鐘和進程是一種隱形的循環。給出時鐘沿的VHDL描述，通過幾個寄存器的設計，說明如何使用進程語句，通過觀察波形仿真圖，加深學生對進程與時鐘的關系的理解。最后總結進程的要點和容易出錯的幾個地方。2) 介紹順序語句，提醒學生注意進程在激活的一瞬間就執行完進程中所有語句。重點介紹IF 語句和CASE 語句。給出IF 語句的三種格式，說明它們的特點。在此基礎上總結使用 IF 語句注意的要點。最后通過設計串行輸入并行輸出的移位寄存器和并行輸入串行輸出的移位寄存器，加深學生對IF語句、IF語句嵌套的理解。3)

32、 給出CASE 語句的格式，說明CASE 語句使用要點。最后通過設計帶使能端的 2-4 譯碼器，加深學生對IF語句、IF語句嵌套的理解。4) 介紹LOOP語句和空語句。教學后記：進程語句是最具VHDL語言特色的語句，它提供了一種用算法描述硬件行為的方法，是使用最多的VHDL語句之一。掌握進程語句的特點，熟練運用進程語句和其它基本語句進行組合和時序邏輯電路設計是本章的重點和難點。在使用進程語句中最難理解的是時鐘，我們通過圖解說明進程的工作原理過程，使學生較好的理解了進程的時鐘和進程是一種隱形的循環。課后學生反映較好。由于設計進程需要一定的數字電路知識，部分學生對進程和時鐘仍較難理解，這還需要通過

33、不斷的上機實驗、編程才能掌握。第六次課內 容：層次化設計概念、在Quartus II 中實現層次化設計教學目的：1) 理解層次化設計的優點。2) 理解層次化設計的核心思想：模塊化、元件重用。3) 掌握在 Quartus II 中采用圖形法與文本法結合的混合輸入方法實現元件重用和系統的層次化設計。教學重點、難點：在Quartus II 中實現層次化設計。教學方法：圖解、舉例、演示。參考書目與資料：略教學過程：課堂教學實施過程共分三步。1) 說明層次化設計的優點。圖解說明層次化設計的核心思想：模塊化、元件重用。加深對層次化設計的優點的理解。2) 圖解說明在 Quartus II 中實現系統層次化設

34、計的主要步驟：首先按自頂向下的設計方法，設計系統，劃分和定義系統子模塊，形成系統層次化設計圖。其次用 VHDL 語言設計底層子模塊，并生成相應的元件符號。最后調用下層元件，完成上層模塊的設計，并生成相應的元件符號。這樣從底層元件開始，自底向上完成系統的設計。3) 通過實際演示時鐘選擇器的設計過程，說明如何在Quartus II 中實現系統層次化設計，主要包括模塊劃分、元件設計文件的建立、元件符號的生成、元件調用、LPM宏模塊的調用與參數配置、頂層電路原理圖的建立。教學后記：結合實驗五時鐘選擇器實驗來學習如何在Quartus II 中實現層次化設計。在實驗課上指導學生完成模塊劃分、元件設計文件的

35、建立、元件符號的生成、元件調用、LPM宏模塊的調用與參數配置、頂層電路原理圖的建立，最終在Quartus II完成一個復雜數字系統的層次化設計。通過實驗課，使學生掌握在 Quartus II 中采用圖形法與文本法結合的混合輸入方法實現元件重用和系統的層次化設計。第七次課內 容：系統層次化設計進階 教學目的：理解元件例化、程序包和類屬映射。教學重點、難點：略教學方法：圖解、舉例。參考書目與資料：略教學過程：課堂教學實施過程共分四步。1) 回顧上節課的內容：在Quartus II 中實現層次化設計，并引出新問題：如何用 VHDL 語言而不是元件符號來調用已設計的元件，實現系統層次化設計。由此引出元

36、件例化、程序包和類屬映射這幾個層次化設計中最重要的VHDL語句。2) 說明什么是元件例化：將以前設計的實體當作本設計的一個元件 (元件定義)，然后再調用這個元件，即用VHDL語言將各元件之間的連接關系描述出來 (元件映射)。介紹元件例化中的元件定義和元件映射的語法格式，說明各項意義。通過一個例子引用2分頻電路，來說明如何使用元件例化。3) 通過圖解說明元件例化語句的缺點：如果在一個實體中用到多個元件，那么在其結構體中要用大量篇幅定義元件。元件定義在結構體中，只有這個實體能調用該元件，如果有多個實體用到同一個元件，那么在這多個實體中都要對該元件進行定義。通過對該問題的解決，引出程序包：將數據類型

37、、元件定義、子程序等收集到一個VHDL程序包中，只要在設計實體中用USE語句調用該程序包，就可以使用這些預定義的數據類型、元件定義、子程序。說明程序包的語法格式，通過舉例說明如何在程序包中進行元件定義以及如何應用程序包。提醒學生注意容易出錯的地方：程序包設計文件應保存為同名的VHDL文件并編譯。只有編譯過的程序包才能被其它設計實體調用。4) 通過一個常見的實際問題：設計一個帶參數的電子系統，使其應用范圍更廣，引出類屬映射語句。通過設計帶參數的分頻器，說明如何用 VHDL 語言設計和調用帶參數的元件。教學后記：這節為選講內容，我們只介紹了語法和使用方法。第八次課內 容：Moore 狀態機的 VHDL 描述、Mealy 狀態機的 VHDL 描述。教學目的：理解什么是Moore 狀態機和Mealy 狀態機，掌握Moore 狀態機和Mealy 狀態機的 VHDL 描述。教學重點、難點：Moore 狀態機和Mealy 狀態機的 VHDL 描述。教學方法：圖解、舉例、類比。參考書目與資料：略教學過程：課堂教學實施過程共分三步。1) 說明組合邏輯和時序邏輯的區別。用老式按鈕風扇類比組合邏輯，空調遙控器類比時序邏輯，形象的說明了組合電路的輸出只與當前輸入