第一章第一章 一 選擇題一 選擇題 1 馮 諾依曼機工作的基本方式的特點是 A 多指令流單數(shù)據(jù)流 B 按地址訪問并順序執(zhí)行指令 C 堆棧操作 D 存貯器按內(nèi)容選擇地址 2 完整的計算機應包括 A 運算器 存儲器 控制器 B 外部設備和主機 C 主機和實用程序 D 配套的硬件設備和軟件系統(tǒng) 3 計算機硬件能直接執(zhí)行的只有 A 符號語言 B 機器語言 C 匯編語言 D 機器語言和匯編語言 第三章第三章 一 選擇題一 選擇題 1 系統(tǒng)總線中控制線的功能是 A 提供主存 I O 接口設備的控制信號和響應信號 B 提供數(shù)據(jù)信息 C 提供時序信號 D 提供主存 I O 接口設備的響應信號 2 系統(tǒng)總線地址的功能是 A 選擇主存單元地址 B 選擇進行信息傳輸?shù)脑O備 C 選擇外存地址 D 指定主存和 I O 設備接口電路的地址 3 同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因為同步傳輸 A 不需要應答信號 B 總線長度較短 C 用一個公共時鐘信號進行同步 D 各部件存取時間較為接近 4 采用串行接口進行七位 ASC 碼傳送 帶有一位奇偶校驗位為 1 位起始位和 1 位停止位 當波特率為 9600 波特時 字符傳送速率為 A 960 B 873 C 1371 D 480 5 在 32 位總線系統(tǒng)中 若時鐘頻率為 500MHZ 傳送一個 32 位字需要 5 個時 鐘周期 則該總線系統(tǒng)的數(shù)據(jù)傳輸速率為 MB S A 200 B400 C 600 D800 二 填空題二 填空題 1 在計算機系統(tǒng)中 多個系統(tǒng)部件之間信息傳送的公共通路稱為 A 就 其所傳送信息的性質(zhì)而言 在公共通路上傳送的信息包括數(shù)據(jù) B C 信息 2 總線控制主要包括 控制和 控制 第四章第四章 1 計算機系統(tǒng)中的存貯器系統(tǒng)是指 A RAM 存貯器 B ROM 存貯器 C 主存貯器 D cache 主存貯器和外存貯器 2 存儲單元是指 A 存放一個二進制信息位的存貯元 B 存放一個機器字的所有存貯元集合 C 存放一個字節(jié)的所有存貯元集合 D 存放兩個字節(jié)的所有存貯元集合 3 某一 RAM 芯片 其容量為 512 8 位 包括電源和接地端 該芯片引出線 的最小數(shù)目應是 A 23 B 25 C 50 D 19 4 某 SRAM 芯片 存儲容量為 64K 16 位 該芯片的地址線和數(shù)據(jù)線數(shù)目為 A 64 16 B 16 64 C 64 8 D 16 16 5 某計算機字長 32 位 其存儲容量為 4MB 若按半字編址 它的尋址范圍是 A 4MB B 2MB C 2M D 1M 6 某計算機字長 32 位 其存儲容量為 4MB 若按字編址 它的尋址范圍是 A 1M B 4MB C 4M D 1MB 7 某計算機字長 16 位 它的存貯容量是 64KB 若按字編址 那么它的尋址 范圍是 A 64K B 32K C 64KB D 32 KB 8 主存儲器是計算機系統(tǒng)的記憶設備 它主要用來 A 存放數(shù)據(jù) B 存放程序 C 存放數(shù)據(jù)和程序 D 存放微程序 9 微型計算機系統(tǒng)中 操作系統(tǒng)保存在硬盤上 其主存儲器應該采用 A RAM B ROM C RAM 和 ROM D CCP 10 某 SRAM 芯片 其容量為 512 8 位 包括電源端和接地端 該芯片引出 線的最小數(shù)目應為 A 23 B 25 C 50 D 19 11 EPROM 是指 A 讀寫存儲器 B 只讀存儲器 C 閃速存儲器 D 光擦除可編程只讀存儲器 12 以下四種類型的半導體存儲器中 以傳輸同樣多的字為比較條件 則讀出 數(shù)據(jù)傳輸率最高的是 A DRAM B SRAM C 閃速存儲器 D EPROM 13 下面常見的只讀存儲器中 只能有生產(chǎn)廠家在生產(chǎn)芯片的過程中寫入 用戶無法修改 A 只讀 ROM B PROMC EPROMD EEPROM 14 動態(tài) RAM 是指 A 工作時存儲內(nèi)容變化B 工作中需動態(tài)地改變訪問地址 C 每隔一定時間要對存儲內(nèi)容進行刷新 D 每次讀出后都需要根據(jù)原內(nèi)容重 寫一遍 14 交叉存貯器實質(zhì)上是一種 存貯器 它能 執(zhí)行 獨立的讀寫 操作 A 模塊式 并行 多個 B 模塊式串行 多個 C 整體式 并行 一個 D 整體式 串行 多個 15 主存貯器和 CPU 之間增加 cache 的目的是 A 解決 CPU 和主存之間的速度匹配問題 B 擴大主存貯器容量 C 擴大 CPU 中通用寄存器的數(shù)量 D 既擴大主存貯器容量 又擴大 CPU 中通用寄存器的數(shù)量 16 cache 用于存放主存數(shù)據(jù)的部分拷貝 主存單元地址與 cache 單元地址之間的 轉換工作由 完成 A 硬件 B 軟件C 用戶D 程序員 17 相聯(lián)存貯器是按 進行尋址的存貯器 A 地址方式 B 堆棧方式 C 內(nèi)容指定方式 D 地址方式與堆棧方式 18 多總線結構的計算機系統(tǒng) 采用 A 方法 對提高系統(tǒng)的吞吐率最有效 A 多端口存貯器 B 提高主存的速度 C 交叉編址多模塊存貯器 D 高速緩沖存貯器 19 cache 存儲器的內(nèi)容應該與主存儲器的相應單元內(nèi)容 A 保持一致B 可以不一致C 無關 D 有關 20 cache 存儲器的速度應該比從主存儲器取數(shù)的速度 A 快 B 稍快 C 相同 D 慢 21cache 存儲器的內(nèi)容是 調(diào)入的 A 操作系統(tǒng) B 執(zhí)行程序時逐步 C 指令系統(tǒng)設置的專用指令 D 軟件 22 采用虛擬存貯器的主要目的是 A 提高主存貯器的存取速度 B 擴大主存貯器的存貯空間 并能進行自動管理和調(diào)度 C 提高外存貯器的存取速度 D 擴大外存貯器的存貯空間 23 常用的虛擬存儲系統(tǒng)由 兩級存儲器組成 其中輔存是大容量的磁表面 存儲器 A cache 主存 B 主存 輔存 C cache 輔存 D 通用寄存器 主存 24 虛擬存儲器的邏輯地址位數(shù)比物理地址 A 多 B 少 C 相等 D 不一定 二 填空題 二 填空題 1 對存儲器的要求是 A B C 為了解決這三方面的 矛盾計算機采用多級存儲體系結構 2 主存儲器是計算機系統(tǒng)中的記憶設備 它主要用來存放 3 相聯(lián)存儲器不按地址而是按 A 訪問的存儲器 在 cache 中用來存放 B 在虛擬存儲器中用來存放 C 4 Cache 是一種 A 存儲器 是為了解決 CPU 和主存之間 B 不匹 配而采用的一項重要硬件技術 第 5 章 輸入輸出系統(tǒng) 一 選擇題 1 微型機系統(tǒng)中 主機和高速硬盤進行數(shù)據(jù)交換一般采用 方式 A 程序查詢 B 程序中斷 C DMA 2 主機與設備傳送數(shù)據(jù)時 采用 主機與設備是串行工作 A 程序查詢方式 B 中斷方式 C DMA 方式 3 主機與 I O 設備傳送數(shù)據(jù)時 采用 CPU 的效率最高 A 程序查詢方式 B 中斷方式 C DMA 方式 4 中斷發(fā)生時 程序計數(shù)器內(nèi)容的保護和更新 是由 完成的 A 硬件自動 B 進棧指令和轉移指令 C 訪存指令 5 中斷向量地址是 A 子程序入口地址 B 中斷服務程序入口地址 C 中斷服務程序入口地 址的地址 6 采用 DMA 方式傳送數(shù)據(jù)時 每傳送一個數(shù)據(jù)要占用 的時間 A 一個指令周期 B 一個機器周期 C 一個存儲周期 7 I O 編址方式通常可分統(tǒng)一編址和不統(tǒng)一編址 A 統(tǒng)一編址就是將 I O 地址看做是存儲器地址的一部分 可用專門的 I O 指令 對設備進行訪問 B 不統(tǒng)一編址是指 I O 地址和存儲器地址是分開的 所有對 I O 訪問必須有專門 的 I O 指令 C 統(tǒng)一編址是指 I O 地址和存儲器地址是分開的 所以可用訪存指令實現(xiàn) CPU 對設備的訪問 8 計算機的外部設備是指 A 磁盤機 B 輸入輸出設備 C 電源及空調(diào)設備 9 I O 采用統(tǒng)一編址時 進行輸入輸出操作的指令是 A 控制指令 B 訪存指令 C 輸入輸出指令 10 I O 采用不統(tǒng)一編址時 進行輸入輸出操作的指令是 A 控制指令 B 訪存指令 C 輸入輸出指令 11 中斷服務程序的最后一條指令是 A 轉移指令 B 出棧指令 C 中斷返回指令 12 DMA 方式的接口電路中有程序中斷部件 其作用是 A 實現(xiàn)數(shù)據(jù)傳送 B 向 CPU 提出總線使用權 C 向 CPU 提出傳輸結束 13 鍵盤 鼠標 顯示器 打印機屬于 設備 A 機一機通信 B 計算機信息存儲 C 人機交互 二 填空題 1 I O 接口電路通常具有 和 功能 2 I O 的編址方式可分為 和 兩大類 前者需有獨立的 I O 指令 后者可通過 指令和設備交換信息 3 I O 和 CPU 之間不論是采用串行傳送還是并行傳送 它們之間的聯(lián)絡方式 定時方式 可分為 三種 4 一次中斷處理過程大致可分為 和 等 五個階段 5 在 DMA 方式中 CPU 和 DMA 控制器通常采用三種方法來分時使用主存 它們是 和 6 單重中斷的中斷服務程序的執(zhí)行順序為 和 中斷返回 7 多重中斷的中斷服務程序的執(zhí)行順序為 和 中斷返回 8 I O 與主機交換信息的方式中 方式設備與 CPU 串行工作 而且傳送 與主程序串行工作 方式傳送與主程序也是串行工作 但設備與 CPU 并 行工作 方式設備與 CPU 不僅并行工作 而且傳送與主程序也是并行工 作的 第 6 章 計算機的運算方法 一 選擇題 1 設存儲器位數(shù)為 8 位 機器數(shù)采用補碼形式 含 1 位符號位 對應于十進 制數(shù) 27 寄存器內(nèi)容為 A 27H B 9BH C E5H 2 對真值 0 表示形式唯一的機器數(shù)是 A 原碼 B 補碼和移碼 C 反碼 D 以上都不對 3 某機字長 8 位 采用補碼形式 其中 1 位為符號位 則機器數(shù)所能表示的 范圍是 A 127 127 B 128 128 C 128 127 4 16 位長的浮點數(shù) 其中階碼 7 位 含 1 位階符 尾數(shù) 9 位 含 1 位數(shù)符 當浮點數(shù)采用原碼表示時 所能表示的數(shù)的范圍是 當采用補碼表示 時 所能表示的數(shù)的范圍是 A 264 264 1 2 8 B 263 263 1 2 8 C 263 263 1 2 9 D 263 1 2 8 263 1 2 8 5 x 補 1 000 0 它代表的真值是 A 0 B 1 C 1 6 設 x 原 1 x1x2x3x4 當滿足下列 時 x 成立 2 1 A x1必為 0 x2 x4至少有一個為 1 B x1必為 0 x2 x4任意 C x1必為 1 x2 x4任意 7 設 x 為整數(shù) x 反 1 1111 對應的真值是 A 15 B 1 C 0 8 在整數(shù)定點機中 機器數(shù)采用補碼 雙符號位 若它的十六進制表示為 C0H 則它對應的真值是 A 1 B 3 C 64 9 若 9BH 表示移碼 含 1 位符號位 其對應的十進制數(shù)是 A 27 B 27 C 101 D 101 10 設寄存器內(nèi)容為 10000000 若它等于 0 則為 A 原碼 B 補碼 C 反碼 D 移碼 11 大部分計算機內(nèi)的減法是用 實現(xiàn) A 將被減數(shù)加到減數(shù)中 B 從被減數(shù)中減去減數(shù) C 補數(shù)的相加 D 從減數(shù)中減去被減數(shù) 12 在浮點機中 判斷原碼規(guī)格化形式的原則是 A 尾數(shù)的符號位與第一數(shù)位不同 B 尾數(shù)的第一數(shù)位為 1 數(shù)符任意 C 尾數(shù)的符號位與第一數(shù)位相同 D 階符與數(shù)符不同 13 在浮點機中 判斷補碼規(guī)格化形式的原則是 A 尾數(shù)的第一數(shù)位為 1 數(shù)符任意 B 尾數(shù)的符號位與第一數(shù)位相同 C 尾數(shù)的符號位與第一數(shù)位不同 D 階符與數(shù)符不同 14 設機器數(shù)字長 8 位 含 1 位符號位 若機器數(shù) BAH 為原碼 則算術左移 一位得 算術右移一位得 A F4H EDH B B4H 6DH C F4H 9DH D B5H EDH 15 運算器由許多部件組成 其核心部分是 A 數(shù)據(jù)總線 B 算術邏輯運算單元 C 累加寄存器 D 多路開關 16 設機器數(shù)字長為 16 位 含 1 位符號位 若用補碼表示定點小數(shù) 則最大 正數(shù)為 A 1 215 B 1 2 15 C 215 1 D 215 17 計算機中表示地址時 采用 A 原碼 B 補碼 C 反碼 D 無符號數(shù) 18 浮點數(shù)的表示范圍和精度取決于 A 階碼的位數(shù)和尾數(shù)的機器數(shù)形式 B 階碼的機器數(shù)形式和尾數(shù)的位數(shù) C 階碼的位數(shù)和尾數(shù)的位數(shù) D 階碼的機器數(shù)形式和尾數(shù)的機器數(shù)形式 19 在運算器中不包含 A 狀態(tài)寄存器 B 數(shù)據(jù)總線 C ALU D 地址寄存器 20 在定點補碼運算器中 若采用雙符號位 當 時表示結果溢出 A 雙符號位相同 B 雙符號位不同 C 兩個正數(shù)相加 D 兩個負數(shù)相加 21 在浮點數(shù)加減法的對階過程中 A 將被加 減 數(shù)的階碼向加 減 數(shù)的階碼看齊 B 將加 減 數(shù)的階碼向被加 減 數(shù)的階碼看齊 C 將較大的階碼向較小的階碼看齊 D 將較小的階碼向較大的階碼看齊 22 在浮點數(shù)中 當數(shù)的絕對值太大 以至于超過所能表示的數(shù)據(jù)時 稱為浮 點數(shù)的 A 正上溢 B 上溢 C 正溢 D 正下溢 二 填空題 1 機器數(shù)為補碼 字長 16 位 含 1 位符號位 用十六進制寫出對應于整數(shù)定 點機的最大正數(shù)補碼是 最小負數(shù)補碼是 2 某整數(shù)定點機 字長 8 位 含 1 位符號位 當機器數(shù)分別采用原碼 補碼 反碼及無符號數(shù)時 其對應的真值范圍分別為 和 均 用十進制表示 3 在整數(shù)定點機中 采用 1 位符號位 若寄存器內(nèi)容為 10000000 當它分別表 示為原碼 補碼 反碼及無符號數(shù)時 其對應的真值范圍分別為 和 均用十進制表示 4 采用浮點表示時 若尾數(shù)為規(guī)格化形式 則浮點數(shù)的表示范圍取決于 的 位數(shù) 精度取決于 的位數(shù) 確定浮點數(shù)的正負 5 一個浮點數(shù) 當其尾數(shù)右移時 欲使其值不變 階碼必須 尾數(shù)右移一 位 階碼 6 若 x 反 1 0101011 則 x 補 7 最少需用 位二進制數(shù)就能表示任一四位長的十進制無符號整數(shù) 8 正數(shù)原碼算術移位時 位不變 空位補 負數(shù)原碼算術移位時 位不變 空位補 9 正數(shù)補碼算術移位時 位不變 空位補 負數(shù)補碼算術左移時 位不變 低位補 負數(shù)補碼算術右移時 位不變 高位補 10 正數(shù)原碼左移時 位不變 高位丟 1 結果 右移時低位丟 結果引起誤差 負數(shù)原碼左移時 位不變 高位丟 1 結果 右移時 低位丟 結果正確 11 在補碼一位乘法中 設 x 補為被乘數(shù) y 補為乘數(shù) 若 ynyn 1 yn 1為低位 00 應執(zhí)行 操作 若 ynyn 1 01 應執(zhí)行 操作 若 ynyn 1 10 應執(zhí)行 操作 若 ynyn 1 11 應執(zhí)行 操作 若機器數(shù)字長為 16 位 不包括符號位 則補碼乘法需做 次 操作 最多需做 次 操作 第七章 指令系統(tǒng) 重點 7 3 一 選擇題 1 指令系統(tǒng)采用不同尋找方式的目的是 A 降低指令譯碼難度 B 縮短指令字長 擴大尋址空間 提高編程靈活性 C 實現(xiàn)程序的控制 D 提高訪存速度 2 零地址運算指令在指令格式中不給出操作數(shù)地址 它的操作數(shù)來自 A 立即數(shù)和棧頂 B 暫存器 C 棧頂和次棧頂D 內(nèi)存 3 一地址指令中 為完成兩個數(shù)的算術運算 除地址譯碼指明的一個操作數(shù)外 另一個數(shù) 常采用 A 堆棧尋址方式B 立即尋址方式 C 隱含尋址方式D 直接尋址方式 4 二地址指令中 操作數(shù)的物理位置可安排在 A 兩個內(nèi)存單元B 兩個寄存器 C 一個主存單元和一個寄存器D 棧頂和次棧頂 5 操作數(shù)在寄存器中的尋址方式中 操作數(shù)在 A 直接B 寄存器直接 C 寄存器間接D 立即尋址 6 寄存器間接尋址方式中 操作數(shù)在 中 A 通用寄存器B 堆棧 C 主存單元D 指令中 7 變址尋址方式中 操作數(shù)的有效地址是 A 基址寄存器內(nèi)容加上形式地址 位移量 B 程序計數(shù)器內(nèi)容加上形式地址 C 變址寄存器內(nèi)容加上形式地址 8 基址尋址方式中 操作數(shù)的有效地址是 A 基址寄存器內(nèi)容加上形式地址 位移量 B 程序計數(shù)器內(nèi)容加上形式地址 C 變址寄存器內(nèi)容加上形式地址 9 采用基址尋址可擴大尋址方位 且 A 基址寄存器內(nèi)容由操作系統(tǒng)確定 在程序執(zhí)行過程不可變 B 基址寄存器內(nèi)容由操作系統(tǒng)確定 在程序執(zhí)行過程可變 C 基址寄存器內(nèi)容由用戶確定 在程序執(zhí)行過程不可變 D 基址寄存器內(nèi)容由用戶確定 在程序執(zhí)行過程可變 10 采用變址尋址可擴大尋址范圍 且 A 變址寄存器內(nèi)容由操作系統(tǒng)確定 在程序執(zhí)行過程不可變 B 變址寄存器內(nèi)容由操作系統(tǒng)確定 在程序執(zhí)行過程可變 C 變址寄存器內(nèi)容由用戶確定 在程序執(zhí)行過程不可變 D 變址寄存器內(nèi)容由用戶確定 在程序執(zhí)行過程可變 11 變址尋址和基址尋址的有效地址形成方式相似 但是 A 變址寄存器的內(nèi)容在程序執(zhí)行過程中是不可變的 B 在程序執(zhí)行過程中 變址寄存器 基址寄存器和內(nèi)容都是可變的 C 在程序執(zhí)行過程中 基址寄存器的內(nèi)容不可變 變址寄存器中的內(nèi)容可變 D 12 堆棧尋址方式中 設 A 為累加器 SP 為堆棧指示器 M SP 為 SP 指示的棧頂單元 如果進棧操作的動作順序為 A M SP SP 1 SP 那么出棧操作的動作順序應為 A M SP A SP 1 SPB SP 1 SP M SP A C SP 1 SP M SP A 14 程序控制類指令的功能是 A 進行算術運算和邏輯運算 B 進行主存與 CPU 之間的數(shù)據(jù)傳送 C 進行 CPU 和 I O 設備之間的數(shù)據(jù)傳送 D 改變程序執(zhí)行的順序 15 設相對尋址的轉移指令占兩個字節(jié) 第一字節(jié)是操作碼 第二字節(jié)是相對位移量 可正 可負 則轉移的地址范圍是 A 255B 256C 254 16 直接 間接 立即三種尋址方式指令的執(zhí)行速度 由快到慢的順序是 A 直接 立即 間接B 直接 間接 立即 C 立即 直接 間接 17 設機器字長為 16 位 存儲器按字編址 對于單字長指令而言 讀取該指令后 PC 值 自動加 A 1B 2C 4 18 設計器字長為 16 位 存儲器按字節(jié)編址 CPU 讀取一個單字長指令后 PC 值自動加 A 1B 2C 4 19 設機器字長為 16 位 存儲器按字節(jié)編址 設 PC 當前值為 1000H 當讀取一條雙字長 指令后 PC 值為 A 1000H B 1002H C 1004H 20 在一地址指令中 下列 是正確的 A 僅有一個操作數(shù) 其地址由指令地址碼提供 B 可能有一個操作數(shù) 也可能有兩個操 作數(shù) C 一定有兩個操作數(shù) 另外一個是隱含的 21 多選擇 下列尋址方式中 能反映 RISC 的特征 A 豐富的尋址方式 B 指令采用流水方式 C 控制器采用微程序設計 D 只有 LOAD STORE 指令訪問存儲器 E 難以用優(yōu)化編譯生成高效的目標代碼 F 配置了多個通用寄存器 22 下列敘述中 能反映 CISC 的特征 多選 A 豐富的尋址方式 B 控制器采用組合邏輯 C 指令字長固定 D 各種指令都可以訪 存 E 大多數(shù)指令需要多個時鐘周期才能執(zhí)行完成 F 只有 LOAD STORE 指令可以訪存 G 采用優(yōu)化編譯技術 二 填空題 1 立即尋址的指令其地址字段指出的不是 而是 2 設 D 為指令字中的形式地址 D FCH D 40172 如果采用直接尋址法女歌手 有效地 址為 參與運算的操作數(shù)是 如果采用立即尋址 參與操作的操 作數(shù)是 3 RISC 的中文含義是 CISC 的中文含義是 4 寄存器和寄存器間接尋址時 指令地址碼部分出現(xiàn)的為 第八 九 十章 一 選擇題 1 在 CPU 中跟蹤指令后繼地址的寄存器是 A 主存地址寄存器 B 程序計數(shù)器 C 指令寄存器 D 狀態(tài)條件寄存器 2 以下關于 CPU 的敘述 錯誤的是 A CPU 產(chǎn)生每條指令的操作信號并將操作信號送往相應的部件進行控制 B PC 除了存放指令地址 也可以臨時存儲算術 邏輯運算結果 C CPU 中的控制器決定計算機運行過程的自動化 D 指令譯碼器是 CPU 控制器中的部件 3 在取指令操作完成之后 PC 中存放的是 A 下一條實際執(zhí)行的指令地址 B 當前指令地址 C 下一條順序執(zhí)行的指令地址 D 對于微程序控制的計算機 存放的是該條指令的微程序入口地址 4 指令周期是指 A CPU 從主存取出一條指令的時間 B CPU 執(zhí)行一條指令的時間 C CPU 從主存取出一條指令加上 CPU 執(zhí)行這條指令的時間 D 時鐘周期時間 5 下列說法正確的是 A 指令周期等于機器周期 B 指令周期小于機器周期 C 指令周期大于等于機器周期 D 指令周期是機器周期的兩倍 6 操作控制器的功能是 A 產(chǎn)生時序信號 B 從主存取出一條指令 C 完成指令操作的譯碼 D 從主存取出指令 完成指令操作碼譯碼 并產(chǎn)生有關的操作控制信號 以解 釋執(zhí)行該指令 7 以下敘述中正確描述的句子是 A 同一個 CPU 周期中 可以并行執(zhí)行的微操作叫相容性微操作 B 同一個 CPU 周期中 不可以并行執(zhí)行的微操作叫相容性微操作 C 同一個 CPU 周期中 可以并行執(zhí)行的微操作叫相斥性微操作 D 同一個 CPU 周期中 不可以并行執(zhí)行的微操作叫相斥性微操作 8 微程序控制器中 機器指令與微指令的關系是 A 每一條機器指令由一條微指令來執(zhí)行 B 每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行 C 每一條機器指令組成的程序可由一條微指令來執(zhí)行 D 一條微指令由若干條機器指令組成 9 微程序控制器速度比硬布線控制器速度慢 主要是因為 A 增加了從磁盤存儲器讀取微指令的時間 B 增加了從主存儲器讀取微指令的時間 C 增加了從指令寄存器讀取微指令的時間 D 增加了從控制存儲器讀取微指令的時間 10 存放微指令的控制存儲器隸屬 A 輔助存儲器 B 高速緩存 C 主存儲器 D CPU 11 流水 CPU 是由一系列叫做 段 的處理線路所組成 和具有 m 個并行部件 的 CPU 相比 一個 m 段流水 CPU A 具備同等水平的吞吐能力 B 不具備同等水平的吞吐能力 C 吞