⑥能。計算機硬件技術基礎

第5章計算機硬件結構及原理

高等教育出版社李桂秋宋維堂編

◎⑥鰻計算機硬件技術基礎

【學習目標】

1.認識計算機內部結構，知道運算器、存儲器、控制器及總線的結構及基

本原理。

知識點：

由總線、數據總線、地址總線、控制總線、總線帶寬、總線寬度

事ALU、單總線結構、雙總線結構、三總線結構定點運算器

kRAM、ROM、PROM、EPROM、EEPROM、Cache

事程序計數器、指令寄存器、地址譯碼器、8086CPU

2.掌握存儲器的設計方法，理解控制器的組成及工作原理。

能力要求：

?能進行存儲器的簡單設計。

?熟記8086CPU的寄存器。

蠡高等教育出版社李桂秋宋維堂編

◎。⑥計算機硬件技術基礎

【重點、難點】

1.總線的作用及總線的工作原理。

2.ALU及定點運算器。

3.存儲器擴展及存儲技術實現。

4.8086CPUo

畸高等教育出版社李桂秋宋維堂編

⑥⑥⑥計算機硬件技術基礎

【內容框架】總線原理及三態門

總線分類及總線標準

總線總線緩沖器

算術邏輯運算部件(ALU)

定點運算器

存儲器分類

靜態隨機存儲器(SRAM)

動態隨機存儲器(DRAM)

只讀存儲器(ROM)

存儲器的層次結構

高速緩沖存儲器(Cache)

存儲體系結構外存儲器

虛擬存儲器______________

控制器的工作原理

控制器的組成____________

―口指令的執行方式-----------

-------------------微程序控制器

8086的內部結構

高等教育出版社李桂秋宋維堂編

◎⑥鰻計算機硬件技術基礎

總線（Bus）：計算機系統各部件（模塊）之間傳送信息的公共通道，由

若干條通信線和起驅動、隔離作用的三態門器件組成，是微型計算機的重

要組成部分。

5.1.1總線原理及三態門

總線服務：以分時的方法為所連接的系統中的多個部件服務。

「主模塊：具有控制功能的模塊。如CPU或DMAC。

總線模塊＜

〔從屬模塊：受控的模塊。如存儲器或I/O接口。

簫高等教育出版社

李桂秋宋維堂編

⑥⑥⑥計算機硬件技術基礎

總線與三態門的連接圖:

D7

DI

D。

高等教育出版社李桂秋宋維堂編

⑥⑥⑥計算機硬件技術基礎

總線的應用：微型計算機系統結構。

總線的優點：

（1）總線結構，使系統中各功能部件間的相互關系轉變為各部件面向總

線的單一關系。一個部件（功能板/卡）只要符合總線標準，就可以連接

到采用這種總線標準的系統中。

（2）總線標準化使微機系統成為一個開放的體系結構。

①簡化了系統結構。

②便于采用模塊結構設計方法，簡化了軟、硬件的設計。

③便于系統的擴充和升級。

④便于故障診斷和維修，同時也降低了成本。

畸高等教育出版社李桂秋宋維堂編

◎⑥?計算機硬件技術基礎

一、總線的操作過程

1.總線請求和仲裁階段

多主模塊時，要使用總線的主模塊向總線提出申請，由總線仲裁機構確定

后，把下一個傳輸周期的總線使用權交給申請的主模塊。

2?尋址階段

獲得總線控制權的主模塊，通過地址總線發出要訪問的從屬模塊的地址及

有關操作命令，通過譯碼選中被訪問的從屬模塊，從而開始啟動。

3.數據傳送階段

主模塊和從屬模塊進行數據交換。

4.結束階段

主、從模塊的信息從總線上撤除，讓出總線，以便其它模塊繼續使用。

蠡高等教育出版社李桂秋宋維堂編

◎⑥⑥計算機硬件技術基礎

二、總線的通信方式

1.同步傳輸

也稱為同步通信方式，總線上的各模塊嚴格地在時鐘控制下工作的方式。

特點：主模塊須按嚴格的時間標準發出地址信號、產生指令，從屬模塊按嚴

格的時間標準讀出數據或寫入數據。

主

CLK從

模

模

塊

塊

高等教育出版社李桂秋宋維堂編

⑥⑥⑥計算機硬件技術基礎

2.半同步傳輸

同步方式的一種改進，各模塊基本上還是在時鐘控制下統一動作，對于某

些不能在規定時間內完成操作的慢速從屬模塊，可以請示延長操作時間。

CLK

主

wait/ready從

模

模

塊

塊

高等教育出版社李桂秋宋維堂編

◎。⑥計算機硬件技術基礎

3.異步傳輸

也稱為應答方式。進行通信的主、從模塊不受統一的時鐘控制，而是采用

“請求”和“應答”信號來協調傳輸過程。

REQ

主

從

模

模

塊

ACK塊

贏高等教育出版社

李桂秋宋維堂編

◎。⑥計算機硬件技術基礎

三、總線的主要技術參數

1.總線帶寬：

單位時間內總線上可傳送的數據量，單位為MBps。

2.總線位寬：

總線能同時傳送的數據位數，即總線寬度，如16位、32位、64位等。

3.總線的工作頻率：

總線的時鐘頻率，單位為MHz。

三者的關系為：

總線帶寬（MBps）=（總線位寬/8）X總線工作頻率（MHz）

簫高等教育出版社

李桂秋宋維堂編

⑥⑥簟計算機硬件技術基礎

5」.2總線分類及總線標準

一、總線的分類

1.按傳輸信息的類型：數據總線、地址總線和控制總線。

(1)數據總線DB(DataBus)：傳送數據信息，雙向的三態總線，總線

的位數通常與微處理器的字長相一致。

(2)地址總線AB(AddressBus)：專門用來傳送地址的，單向的三態總

線。地址總線的位數決定了CPU可直接尋址的內存空間大小。若地址總線

為n位,則可尋址空間為2〃字節。

(3)控制總線CB(ControlBus)：傳送控制信號、時序信號和狀態信息

等。定向的三態總線，一般以雙向線表示。

簫高等教育出版社

李桂秋宋維堂編

◎。⑥計算機硬件技術基礎

CB（控制總線）

DB（數據總線）

I/O

接

□

AB（地址總線）

贏高等教育出版社

李桂秋宋維堂編

◎。⑥計算機硬件技術基礎

2.按位置和應用場合：分為四級。

(1)片內總線：位于微處理器或LSI/VLSI芯片內部，用于芯片內部各部件

間的互連及信息傳送。大多采用單總線結構。

(2)片間總線：又稱元件級總線、局部總線(LocalBus)＞片總線。用于

微機主板、單板機以及一些插件板、卡間的相互連接。

(3)內總線：又稱系統總線或板級總線。用于連接微機系統內各功能部件,

是微機系統中最重要的總線。

系統總線包含數據總線DB、地址總線AB和控制總線CB。

(4)外總線：也稱通信總線，用于兩個系統之間的連接與通信。

簫高等教育出版社

李桂秋宋維堂編

計算機硬件技術基礎

u存儲器擴展模塊

（內存條）

系

〈

內

統

總

線

總)

線

uI/O獷展卡

>（適配器）

--------------------11總線.

＞總線擴展板＜=＞

存儲器

帝高等教育出版社李桂秋宋維堂編

◎⑥鰻計算機硬件技術基礎

二、總線標準

1.總線標準：由權威機構規定的，芯片之間、插件板之間及系統之間，通

過總線進行連接和傳輸信息時，應遵守的一些協議與規范，包括硬件和軟

件兩個方面。如總線插槽/插座的尺寸、引腳、信號線定義、總線工作時鐘

頻率、總線仲裁與配置機構、電氣規范和實施總線協議的驅動與管理程序

等。

2.總線標準化：各計算機零部件生產廠商面向總線標準生產計算機零部件,

符合某一總線標準的部件都可以在相應標準的插件板上使用，可方便用戶

進行系統功能的擴充或升級。

簫高等教育出版社

李桂秋宋維堂編

◎。⑥計算機硬件技術基礎

三、典型總線

1.PCI總線(PeripheralComponentInterconnect,外圍部件互連總線)

特點：

(1)高性能。總線寬度為32/64位，初始工作頻率為33MHz,最大傳輸率

為132/264MB/S。

(2)兼容性好，易于發展。與ISA,VL等總線兼容，由于PCI總線與時鐘頻

率無關，所以可以用不同型號的CPU。

(3)自動配置功能。即插即用-PnP(PlugandPlay)技術，自動配置。

(4)規范。對通信協議、時序關系、負載、電氣特性和機械特性都作了嚴

格的規定。

畸高等教育出版社李桂秋宋維堂編

◎⑥?計算機硬件技術基礎

2.AGP總線(AcceleratedGraphicsPort,加速圖形端口)

(1)傳輸速率：視頻信號的傳輸速率可以達266MB/S(X1模式)，最

高可達1066MB/s(X4模式)。

(2)目的：提高高檔PC機的圖形，尤其是3D圖形的處理能力。

(3)原理：使3D圖形數據越過PCI總線，直接送入顯示子系統，從而減

輕PCI總線的數據傳輸負擔。

(4)實質：嚴格說來，AGP不能稱為總線，因為它是點對點連接，即連

接控制芯片和AGP顯示卡。

簫高等教育出版社

李桂秋宋維堂編

◎。?計算機硬件技術基礎

(5)性能特點

①對內存的讀寫操作實行先進的流水線處理。

②AGP總線上的地址信號與數據信號分離。

③AGP能夠擴展地直接使用系統內存。

④AGP比PCI多了一種操作模式——直接內存執行DIME。

(6)規范

AGP1.0AGP2.0AGP3.0

AGPIXAGP2X(AGP旗)(AGP8X)

工作頻率66MHz66MHz66MHz66MHz

傳輸帶寬266MB/S533MB/s1066MB/s2132MB/s

工作電壓3.3V3.3V1.5V1.5V

單信號觸發次數1244

數據傳輸位寬32bit32bit32bit32bit

觸發信號頻率66MHz66MHz133MHz266MHz

畸高等教育出版社李桂秋宋維堂編

◎⑥?計算機硬件技術基礎

5.1.3總線緩沖器

總線使用要求：同一時刻只允許一個部件向總線發送數據，允許一個部件

或多個部件同時接收數據。

總線控制：三態緩沖器

數據通過三態緩沖器再送入總線，當三態緩沖器處于低阻狀態（輸出端為

高電平或低電平狀態）時，器件掛在總線上；當三態緩沖器處于高阻狀態

（開路狀態、浮空狀態）時，器件與總線邏輯上“脫開”。

三態緩沖器類型：

單向：部件只向總線發送信息；

雙向：部件既向總線發送數據，又從總線上接收數據。

簫高等教育出版社

李桂秋宋維堂編

◎⑥?計算機硬件技術基礎

CPU的重要組成部分，計算機中用來進行算術邏輯運算的部件。核心是算

術邏輯運算部件ALU。

521算術邏輯運算部件(ALU,ArithmeticLogicalUnit)

運算器的核心，是用來完成算術和邏輯運算的邏輯單元。

(1)構成：

①加法器：基本單元。

②邏輯運算功能部件：完成邏輯運算。

簫高等教育出版社

李桂秋宋維堂編

◎⑥⑥計算機硬件技術基礎

(2)原理：在控制信號的作用下，使輸入信號4、房經過邏輯運算功能部

件之后產生新的信號線和岸然后與進位信號G_1一起送入加法器進行全加

運算。不同的控制信號可以產生不同的信號線和跖從而達到實現多種算

術運算和邏輯運算的目的。

KG

入

加法器A

邏輯運算

功能部件

李桂秋宋維堂編

◎⑥?計算機硬件技術基礎

5.2.3定點運算器

(1)組成：ALU、陣列乘除器、通用或專用寄存器組、三態緩沖區以及內

部總線等邏輯部件組成。

①ALU：核心部件，實現算術邏輯運算；

②陣列乘除器：實現乘法和除法的并行運算；

③寄存器組：存放操作數、中間運算結果以及運算結果的狀態；

④三態緩沖區：實現對數據的緩存。

(2)類型：定點運算器、浮點運算器。

定點運算器是進行定點數運算的部件。由于定點數的小數點位置固定，因

此參與運算的操作數不需重新定位，可直接進行算術運算。

簫高等教育出版社

李桂秋宋維堂編

◎⑥?計算機硬件技術基礎

(3)定點運算器的結構：單總線結構、雙總線結構、三總線結構

①單總線結構的運算器

?所有的部件都連接到同一條總線上,

同一時間只能有一個數據通過總線在

各部件之間傳輸。

?進行一次雙操作數的運算，須分兩

次來完成操作數向ALU的輸入，因此

需要A、B兩個鎖存器來暫時存放將要

參加運算的操作數。

?控制簡單，速度比較慢。

簫高等教育出版社

李桂秋宋維堂編

⑥⑥⑥計算機硬件技術基礎

②雙總線結構的運算器

?兩條總線來傳送操作數，因此兩個

操作數可同時送至ALU進行運算。

?運算結果不能直接送到總線上，須

通過一個緩沖器再送到總線上。

?雙總線結構的運算器在速度上要比

單總線的快。

簫高等教育出版社

李桂秋宋維堂編

◎。鰻計算機硬件技術基礎

③三總線結構的運算器

?采用兩條總線來傳送操作數，一條總線傳送運算結果。

?只要ALU的運算速度足夠快，算術邏輯運算就可以一步完成。

?總線旁路器可把不需要通過ALU進行運算的數據直接輸出。

?運算速度最快。

高等教育出版社李桂秋宋維堂編

◎。⑥計算機硬件技術基礎

5.3.1存儲器分類

一、按存儲介質分類

1.半導體存儲器

以二極管、晶體管或MOS管等半導體器件作為存儲元件。如內存。

2.磁存儲器

采用磁性材料作為存儲介質。如磁芯、磁帶、磁盤等。

常用的磁存儲器是磁帶、磁盤等磁表面存儲器，如硬盤、軟盤。

3.光存儲器

采用激光技術在記錄介質上進行讀寫的存儲器。如只讀光盤（CD-

ROM）、可讀寫光盤（M0）等。

畸高等教育出版社李桂秋宋維堂編

◎⑥?計算機硬件技術基礎

二、按存取方式分類

隨機存儲器RAM、只讀存儲器ROM、串行訪問存儲器SAM

1.隨機存儲器RAM（RandomAccessMemory）

?按地址存取，存取時間與存儲單元的物理位置無關。

?可分為雙極型和MOS型。

①雙極型存儲器：存取速度快，功耗大，集成度小，一般作為容量較小的

高速緩沖存儲器。

②MOS型存儲器：按MOS工藝制成，分為靜態存儲器（SRAM）和動態

存儲器（DRAM）。動態存儲器的存儲內容需定時刷新。

簫高等教育出版社

李桂秋宋維堂編

⑥⑥⑥計算機硬件技術基礎

2.只讀存儲器ROM(ReadOnlyMemory)

按制作工藝和使用特性可分為：固定只讀存儲器(ROM)、可編程只讀存

儲器(PROM)、可擦除可編程只讀存儲器(EPROM)和電擦除可編程

只讀存儲器(EEPROM)o

①ROM：內容一般是在生產時事先寫入，計算機工作時只能讀出，而不

能寫入。

②PROM：內容是在使用時由用戶寫入的，一旦寫入不能更改。

③EPROM和EEPROM：可進行多次寫入操作。

3.串行訪問存儲器SAM(SequentialAccessMemory)

讀寫操作需按物理位置的先后順序尋找地址。如磁帶。

高等教育出版社李桂秋宋維堂編

◎⑥?計算機硬件技術基礎

三、按在計算機中的作用分類

主存儲器、輔助存儲器、緩沖存儲器、閃速存儲器(FlashMemory)

1.主存儲器

簡稱主存、內存，通過內存總線與CPU聯接，用來存放正在執行的程序和

處理的數據。可以和CPU直接交換信息。主要類型：

(1)FPM：快速頁面模式內存

(2)EDO：擴展數據輸出內存

(3)DDRSDRAM：同步雙倍速率傳輸動態隨機存儲器，主流內存規范。

(4)RDRAM：Rambus(開發公司名字)，運行頻率比SDRAM和DDR

SDRAM要高了許多，從300MHz到600MHz。

簫高等教育出版社

李桂秋宋維堂編

⑥⑥⑥計算機硬件技術基礎

DDRSDRAM的外觀圖

RDRAM的外觀圖

簫高等教育出版社

李桂秋宋維堂編

◎⑥鰻計算機硬件技術基礎

2.輔助存儲器

輔存、外存，需通過專門的接口電路與主機聯接，不能和CPU直接交換信息,

用來存放暫不執行或還不被處理的程序或數據。

3.緩沖存儲器

緩沖存儲器簡稱緩存(Cache),在兩個速度不同的部件，如CPU與主存之

間，以解決數據傳送速度不匹配問題。

4.閃速存儲器(FlashMemory)

快擦寫存儲器，可在不加電的情況下長期保存信息，具有非易失性，能在線

進行快速擦除與重寫，兼具有EEPROM和SRAM的優點。其集成度與位價

格接近EPROM,是代替EPROM和EEPROM的理想器件，也是未來小型磁

盤的替代品。

蠡高等教育出版社李桂秋宋維堂編

計算機硬件技術基礎

隨機存儲器雙極型

靜態(SRAM)

(RAM)型一

MOS動態(DRAM)

內部存儲器

「掩模型

一(內存、主存)ROM(MROM)

、口_可編程ROM(PROM)

只讀存儲器可擦除PROM(EPROM)

存(ROM)電可擦除PROM(EEPROM)

儲

器

硬盤

—磁盤一

軟盤

_外部存儲器

一(外存、輔存)磁帶

」光盤

—緩沖存儲器

—閃速存儲器

贏高等教育出版社

李桂秋宋維堂編

⑥⑥⑥計算機硬件技術基礎

532靜態隨機存儲器(SRAM)

一、基本存儲單元電路

?雙穩態觸發器：VT]?VT4構成，

A高B低，觸發器狀態為1,反之為0。

?VT5>VT6：門控管。當行選擇線

X為高電平時，VT5>VT6管導通，

A點和B點分別與內部數據線。不方

(也稱位線)接通。

電路圖

高等教育出版社李桂秋宋維堂編

⑥⑥⑥計算機硬件技術基礎

行選線X

?VT7>VT8：門控管。當列選擇線

D-為高電平時，管通，內部

00DYVT7,VTg

位-:

41位

線―六管存儲數據線與外部數據線接通，該單元可

線

?

I

以讀/寫。

V0

外部數據外部數據

邏輯符號

簫高等教育出版社

李桂秋宋維堂編

計算機硬件技術基礎

(1)讀出：X選擇線與Y選擇線均為高

電平，VT5?VT&管均導通，A點與。接

行選線X通，B點與萬接通，D、方與外部數據

線接通，若原來存入的是1,則。為高電

平；萬為低電平，二者分別通過VT7、

VTg管輸出到外部數據線，即讀出1；相

反，則。為低電平，萬為高電平，二者

*

分別通過VT7、VTg管輸出到外部數據線,

I/O列選線YPo即讀出0。

外部數據外部數據

讀出信息時，雙穩態觸發器的狀態不受

影響，故為非破壞性讀出。

贏高等教育出版社

李桂秋宋維堂編

⑥⑥⑥計算機硬件技術基礎

(2)寫入：數據送到外部數據線上。若

該單元被選中，則X選擇線與Y選擇線為高

電平，VT5?VTg管均導通，外部數據分別

通過VT7、VT5管和VT&、VT6管送到觸發

器。

若寫1,則VT2導通，VT］截止，A高B低。

-

-若寫0,則VT1導通，VT2截止，A低B高。

/O寫入結束，狀態保持；若掉電后又恢復供

電，雙穩態觸發器發生狀態競爭，即掉電

前寫入的信息不復存在。因此SRAM被稱

為易失性存儲器。

贏高等教育出版社

李桂秋宋維堂編

◎⑥⑥計算機硬件技術基礎

二、靜態RAM的組成

由存儲體、地址譯碼電路、讀/寫驅動電路、控制電路、地址寄存器和數

據緩沖器組成。

地X,1.-r-1

址~|0,63-

地T0,1-

Xi-10,0H

輸

址,1,~|__

入

譯-i,ot11--1(11,63-

緩

碼

器

沖存儲矩陣

.■■

器64X64=4096

X63

T1

輸入輸出

緩沖

YoY|......丫63

Y地址譯碼器

控制

地址輸入緩沖

R/W

AtA】A?A9A10Au

贏高等教育出版社

李桂秋宋維堂編

◎⑥?計算機硬件技術基礎

1.存儲體

存儲信息的實體，由若干個能存儲一位二進制數的位存儲單元構成。上圖

中的存儲體是一個由64X64=4096個六管靜態存儲電路組成的存儲矩陣。

2.譯碼電路

對來自CPU的地址碼進行譯碼，以選擇地址碼所指定的存儲單元。有單譯

碼方式和雙譯碼方式。

3.I/O電路

讀/寫信息。I/O電路還有對讀出的信息進行放大的作用。

簫高等教育出版社

李桂秋宋維堂編

◎⑥?計算機硬件技術基礎

4.控制電路

對存儲芯片進行選擇及對選中的存儲單元進行讀/寫控制。

芯片選擇是通過片選信號語控制完成的，一般由地址碼的高位譯碼產生。對于選

中的芯片的存儲單元的讀/寫操作，由讀/寫控制信號R/W確定，高電平信號為讀操

作，低電平信號為寫操作。

5.地址寄存器

接收來自CPU的地址碼，繼而送到行、列地址譯碼器進行地址譯碼。

6.數據緩沖器

控制存儲器與系統數據總線之間的數據輸入/輸出。

簫高等教育出版社

李桂秋宋維堂編

◎⑥?計算機硬件技術基礎

三、靜態RAM的讀/寫過程

1.讀出過程

(1)地址碼A。?A”加到RAM芯片的地址輸入端，經X與Y地址譯碼器譯

碼，產生行選與列選信號，選中某一存儲單元，該單元中存儲的代碼，

經一定時間，出現在I/O電路的輸入端。I/O電路對讀出的信號進行放大、

整形，送至輸出緩沖寄存器。緩沖寄存器一般具有三態控制功能，在門

控信號無效時，所存數據還不能送到數據總線DB上。

(2)在送上地址碼的同時，還要送上讀/寫控制信號(R/m

或、麗、WR)和片選信號(屈)。讀出時，使R/方=1,CS=0,

這時，輸出緩沖寄存器的三態門將被打開，所存信息送至DB上。于是，存

儲單元中的信息被讀出。

蠡高等教育出版社李桂秋宋維堂編

◎⑥?計算機硬件技術基礎

2.寫入過程

(1)地址碼加在RAM芯片的地址輸入端，選中相應的存儲單元，使其可以

進行寫操作。

(2)將要寫入的數據放在DB上。

(3)加上片選信號屈=0及寫入信號R/萬=0。這兩個有效控制信號打開

三態門使DB上的數據進入輸入電路，送到存儲單元的位線上，從而寫入該

存儲單元。

簫高等教育出版社

李桂秋宋維堂編

◎⑥鰻計算機硬件技術基礎

四、靜態RAM芯片的擴展

每一個RAM芯片的存儲容量有限，實際的存儲器需由若干個芯片進行相應

的連接、擴展而成的。存儲器擴展分為3種情況：

①字擴展：存儲芯片容量不能滿足存儲器的要求。如用2Kx8b的存儲芯片

構成16Kx8b的存儲器。

②位擴展：存儲芯片的位數不能滿足存儲器的要求。如用8Kx8b的存儲芯

片構成8Kxi6b的存儲器。

③字、位同時擴展：存儲芯片的容量和位數都不能滿足存儲器的要求。如

用2Kx4b的存儲芯片構成8Kx8b的存儲器。

簫高等教育出版社

李桂秋宋維堂編

◎⑥?計算機硬件技術基礎

存儲器擴展的基本步驟：

1.根據存儲器容量和芯片容量，確定應采用的芯片數。

芯片數二存儲器容量/芯片容量。

2.根據芯片的引腳，確定存儲芯片與CPU的連接方式，包括數據線、地

址線、讀/寫信號、片選信號的連接。連接的原則：

①地址線對應連。

②位擴展時，數據線并行連接；字擴展時，數據線對應連接。

③讀/寫信號對應連接。

④位擴展時，各芯片共用片選信號；字擴展時各芯片分用片選信號。片選

信號可通地址碼高位部分譯碼獲得。

3.地址分配，確定各芯片的存儲地址范圍。

蠡高等教育出版社李桂秋宋維堂編

⑥⑥⑥計算機硬件技術基礎

【例5.1］用6116芯片構成8Kx8b的存儲器。

VJ24

分析：6116芯片的地址線為11根，數據線A7——1—UDD

A6------223——飽

位數為8根，為2Kx8b的存儲芯片。構成A5------322—國

8Kx8b的存儲器需進行字擴展。入4------421—WE

入3------520—OE

6116芯片的讀控制信號為瓦，寫控制信A266n619—Aio

號為近，片選信號為無，三個控制信號A1718一CS

Ao------817一D7

Do—916

都為低電平有效。——D6

D1——1015—D$

D2——1114—D4

GND—12131—D3

高等教育出版社李桂秋宋維堂編

⑥⑥鰻計算機硬件技術基礎

解：(1)確定芯片數。

芯片數=8KX8b/2KX8b=4片

(2)確定與CPU的連接。

①各芯片的8個數據引腳D。?D7對應連于數據總線的D。?D,上。

②地址引腳A。?A1。連接到地址總線A。?A1。上，由地址碼的高位A%、An

通過2線-4線譯碼器譯碼得到4個不同的低電平片選信號送到各芯片的片選

端，讀/寫信號51和標直接與CPU的讀信號而和寫信號而連接。

簫高等教育出版社

李桂秋宋維堂編

考

奧

王

弧

將

能

快

一

計算機硬件技術基礎

(3)存儲地址分配

A-12A[[A]0AgAgAyAgA5A3A?A°itililt與巳圍

0000000000000OOOOHI

?第一片

001111111111107FFH2K

01000000000000800H〕

第二片

2K

0111111111111OFFFH

10000000000001000H第三片

r2K

101111111111117FFHJ

11000000000001800H第四片

2K

11111111111111FFFHJ

高等教育出版社李桂秋宋維堂編

◎。鰻計算機硬件技術基礎

【例5.2］用2114芯片構成1KX8b的存儲器。

分析：2114為1KX8b的存儲芯片。構成%—1JJ18UDD

1KX8b的存儲器需進行位擴展。---2-17-----A7

近為讀/寫控制引腳，低電平信號控制寫操X---3--16%

作，高電平信號控制讀操作。片選信號為否。白3---4---15■?Ap

AQ---5-14——1/01

解：（1）確定芯片數。魚1—613-----1/。2

芯片數=1KX8b/1KX4b=2片A&---7-12-----I/Os

CE一811-----1/04

GND—910—WE

簫高等教育出版社

李桂