打算機⑷成感理

期未裒習

題型：

i的艙擇題：30分■

?基本概念和重要概念

?容易混淆的概念

?簡單計算

?分布于各章

■計算題：20分

?看清題意（何種計算，何種算法）

?計算準確

?寫出計算步驟K、

?第二章

■分析設計題：50分

?仔細分析題意及已知條件

?作圖規范

?綜合運用知識

?第二、三、五、六、七章

第一章知識要點：

1,了解計算機的發展歷史及應用;

2,掌握計算機的基本組成及特點;

3,掌握計算機系統的層次結構。

圖1.1計算機硬件系統基本組成框圖

五級高級語言級-I

四級匯編卷"g級一I

口itSg序

三級操作靠統級1

R操作系統

二級一般&器級H

「尊序

微程鼻冠計康")

程序直接由硬件執行

1.3計算機系統的層次

結構示意tSLJ

第二章知識要點：

1,掌握數據信息的表示方法，包括原碼、

補碼、反碼、移碼及定、浮點數的表示

方法；

2,了解非數值數據（字符和漢字）的表

示方法；

3,掌握定點數的加、減、乘、除算法；

4,掌握定點運算器的組成與結構；

5,掌握浮點運算方法，了解浮點運算器

的基本結而。

用集成電路構成ALU的原理

■SN74181是一種具有并行進位的多功能ALU芯片,

每片4位，構成一組，組內是并行進位。

■SN74182芯片：是一個產生并行進位信號的部

■利用SN74181提供的小組進位傳遞函數和進位

生成函數為輸入參數，以并行的方式給出每個

小組（芯片）的最高位進位信號。

■SN74182是作為第二級并行進位系統.

例：用SN74181和SN74182設計如下的32位ALU.

■兩重進位方式

■三重進位方式

■行波進位方式

32位兩重并行進位ALU框圖:

4C12

G2AP2ICnC24C20G?P?

r

SN74182

I

GJn

Tn

P4*G?P3*—pl*

同右邊FRrRFR

F|6F|5F14FlJFuF11F10F9IB3

II—III

s0

SN74181SN74181N77410

-IITIII

TfIIIIIIII

RTD$&cSA

Bj2BnB14BISB|4B|JB12BnBioB9*BJ

Aj2AnA16AlsAuA|3AnAnA10AsA5A4A2

第二大組第一大組

（16位）（16位）

32位三重并行進位ALU框圖:

32位行波進位方式ALU框圖:

mi

SN74181(7))cSN7418K2)SN74l8l(l)>-C0

風?27?26

AyiAj]A30A29AJJAj7A26A2J

2.5.2定點運算器

運算器的結構包含：、

■加法器

■通用寄存器

■輸入數據選擇電路

■輸出數據控制電路

■內部總線

1.定點運算器的基本結構及工作過程:

系統總線

內存儲器

內部BUS

寄存器n

實“循環左

校"判別16位運算結果是否為全0

“循環右

寄存校"

“字節交

最終簿"

“直接傳11

進位三選一多

值路選擇器

1T

AR

0O|01

ITT存放原

RoR]操作數、

目的操

LDRo作數，

可作累

加器

雙向移位寄存

器，做乘法時

存放乘數，做

LDR3

除法時存放商。

圖2.27小型機運算器框圖

浮點運算方法和浮點運算器

例2.21：

■設浮點數的階碼為4位（含階符），尾數

為6位（含尾符），x、y中的指數項，小

數項均為二進制真值.

(l)x=2olx0.1101,產2Hx(-0.1010),求x+廣？

⑵x=-2-°i°x(Mill,y=2H0°x0.1110,求x一尸?

解⑴岡眉）001,0,11010；［y］補=0011,L01100

①對階［AE廣網補-回補=0001+1101=1110,其真值為?010,即x的

階嗎比y的階碼小2,x的尾教應右移施,階媽加2,得

岡補=0011,0.00111（0索人）

②尾數相加（用雙符號）,［xV/」6,IP

00.00111

+1L01100

11.10011

?球規格化，由于運算結果的尾數為山XX…X的形式,所以

應左規，尾數左移一位,階碑機,結果為［x+ybW010,L00110,x+y=2010

x（-0.11010）.

2.6.2浮點運算器

1.浮點運算器的一般結構

第三章知識要點：

1,理解存儲器的分類和分級結構；

2,掌握主存儲器的技術指標、基本結構和

基本操作；

3,理解半導體存儲器的基本組成和工作原

理；▼

4,掌握主存儲器組織；

5,掌握CACHE的功能、基本原理、地址映

像（直接映像方式）和替換策略；

6,掌握多體交叉存儲器的基本原理及地址

交叉方法;^

7,掌握虛擬存儲器的基本概念及頁式虛擬

存儲器、段式虛擬存儲器和段頁式虛擬

存儲器的工作原理和替換算法；

8,掌握存儲保護的兩種方法：存儲區域保

護和訪問方式保護；

9,掌握存儲校驗技術及幾種常見校驗碼：

奇偶校驗碼、海明校驗碼、CRC碼。

基本概念

■存儲器：存放程序和數據的器件；

■存儲位：存放一個二進制數位的存儲單元，是

存儲器最小的存儲單位，或稱記憶單元；

■存儲字：一個數（n位二進制位）作為一個整

體存入或取出時，稱存儲字；

■存儲單元：存放一個存儲字的若干個記憶單元

組成一個存儲單元；存儲體：大量存儲單元的

集合組成存儲體；

■存儲單元地址：存儲單元的編號；

■字編址：對存儲單元按字編址；

■字節編址：對存儲單元按字節編址；

■尋址：由地址尋找數據，從對應地址的存儲單

一"、-口

第四章知識要點：

■了解指令系統的發展；

■掌握指令系統的性能指標；

■理解計算機語言與硬件結構的關系；

■掌握指令的格式和指令字長度及其擴展

方法；

■掌握各種尋址方式的特點;，

■掌握指令系統的要求和指令分類。

第五章

CPU的組成與功能

■(1)控制器組成

■控制器由程序計數器、指令寄存器、指令譯碼

器、時序產生器和操作控制器等組成.

■主要負責協調和指揮整個計算機系統的操作，

控制計算機的各個部件執行程序的指令序列。

■控制器內的主要寄存器有：程序計數器(PC)

緩沖寄存器(DR)、指令寄存器(IR)、指令譯

碼器(ID)、地址寄存器(AR)o

控制器的主要作用是：

■指令譯碼。

■控制指令執行。、

此外，控制器還應該具有以下作用：

■控制程序和數據的輸入與結果輸出

■處理異常情況和請求。

(2)運算器組成

運算器由算術邏輯單元(ALU)、累

加寄存器、數據緩沖寄存器和狀態標志

寄存器組成，負責完成對操作數據的加

工處理任務.相對控制器而言，運算器

接受控制器的命令并且進行操作，即運

算器所進行的全部操作都是由控制器發

出的控制信號來指揮的，所以它是執行

部件。

運算器的主要組成

運算器的主要組成有：算術邏輯單

元（ALU）、累加寄存器（AC）、數據緩

沖寄存器（DR）、狀態標志寄存器等。

CPU

圖5.1CPI.的結構

指令的執行與時序產生器

■掌握指令的執行過程

■掌握指令周期、機器周期、節拍、工作脈沖的概念

-指令周期就是CPU從取出一條指令、分析指令并執

行這條指令所花費的時間。

指令周期常常用若干個CPU周期數來表示。

-CPU周期也稱為機器周期。通常是用主存儲器中讀

取一個指令字的最短時間來規定CPU周期。

基本的機器周期：

?取指周期

?尋址運算和取操作數周期

?執行周期

掌握各種指令的指令周期的構

'成'

■CU指令是我問內存指令；1^^^

■ADD指令是一條直接訪問內存指令；

■STA指令是一條間接訪問內存指令；

■JMP指令是轉移控制指令。

掌握時序產生器的工作原理

■時序信號產生器就是用邏輯電路實現上

述控制時序，產生指令周期控制時序信

號的部件。Ik

■時序信號產生器最基本的結構都是由時

鐘源、環形脈沖發生器、節拍脈沖和讀

/寫時序譯碼邏輯、啟停控制邏輯等部

分構成的，

IORQMERQRDWET1T2T3T4

圖5.16時序信號產生器結構圖

CPU的控制方式

指令周期是指從取指到執行完一條指令

所需要的時間，是由若干個CPU周期組成的。

每條指令所需的時間各不相同，每個操作控

制信號所需的時間及出現的次序也是各不相

同的。形成控制不同操作序列的時序信號的

方法，稱作控制器的控制方式。控制方式反

映了時序信號的定時方式。CPU常用的控制

方式有三種：同步控制方式、異步控制方式

和聯合控制方式。

微程序設計技術和微程序控制

器

\在計算機系統設計中，微程序設計

技術是利用軟件方法進行硬件設計的一

門技術。采用微程序設計思想的微程序

控制器，同組合邏輯控制器相比較，具

有規整、靈活、易維護等一系列優點，

因而，在計算機設計中取代了早期采用

的組合邏輯控制器，應用廣泛。

微程序控制的基本思想就是按照設

計解題程序的思路，把操作控制信號編

成微指令，并將微指令代碼存放到只讀

存儲器里，當機器運行時，一條一條地

讀出這些微指令，產生計算機所需要的

各種操作控制信號，使相應部件執行規

定的操作。

微程序設計技術

1.微程序設計技術的基本概念

在計算機中，一條指令功能是，由控

制部件通過控制線向執行部件發出各種控

制命令，執行部件接受命令后，按一定次

序執行一系列最基本操作完成的。這些控

制命令通常稱為微命令，而這些最基本的

操作稱為微操作。微命令就是用以控制各

功能部件完成某個微操作的命令。

相容性和相斥性微操作

微操作在執行部件中是最基本的操作。

由于數據通路的結構關系，微操作可分為相

容性和相斥性兩種。

所謂相容性的微操作，是指在同時或同

一個CPU周期內可以并行執行的微操作。

所謂相斥性的微操作，是指不能在同時

或不能在同一個CPU周期內并行執行的微操

作。

例子：

下圖示出了一個簡單運算器模型，其

中ALU為算術邏輯單元，R1,R2,R3為三

個寄存器。三個寄存器的內容都可以通過

多路開關從ALU的X輸入端或Y輸入端

送至ALU,而ALU的輸出可以送往任何一

個寄存器或同時送往RI,R2,R3三個寄

存器。

簡單運算器數據通路圖

圖中每個開關門由控制器中相應的微命令

來控制，例如，開關門4由控制器中編號為

4的微命令控制，開關門6由編號為6的微命

令控制，如此等等。三個寄存器Ri，R2,

R3的時鐘輸入端1，2,3也需要加以控制，

以便在ALU運算完畢而輸出公共總線上電

平穩定時，將結果打入到某一寄存器。另

外，我們假定ALU只有十，一，M（傳送）

三種操作。Cy為最高進位觸發器，有進位

時該觸發器狀態為“1”。

■ALU的操作（加、減、傳送）在同一個

CPU周期中只能選擇一種，不能并行，所

以十，一，M（傳送）三個微操作是相斥

性的微操作。類似地，4,6,8三個微操作

是相斥性的，5,7,9三個微操作也是相斥

性的。

■微操作1,2,3是可以同時進行的，所

以是相容性的微操作。另外，ALU的X輸

入微操作4,6,8分別與Y輸入的5,7,9

任意兩個微操作，也都是相容性的。

圖5.22微指令與機器指令的關系(1)

2.微指令基本結構

（1）微指令的基本格式

微指令的基本格式如圖5.20所示。

微指令是由操作控制（微命令字段）和

順序控制（微地址字段）兩個基本部分

構成的。Rk▼

操作控制部分I順序控制部分

----測試標志順序地址

,___iIxzU

控制信號W/RSi-So下一條指令地址

圖5.20微指令基本格式

1）操作控制部分

用它來發出指揮計算機工作的控制

信號。可以用操作字段的每一位表示一

個微命令。微命令信號還要加入時間控

制，即與時序信號組合。

2）順序控制部分

用它來決定產生下一條微指令的地址。決

定下一條微指令地址的方法有多種，但基本上還

是由微指令順序控制字段來決定。即用微指令順

序控制字段的若干位直接給出下一條微指令的地

址，其余各位則作為判別測試狀態的標志，如標

志為“0”則表示不進行判別測試，直接按順序控

制字段給出的地址取下一條微指令；若標志為

“1”則表示要進行判別測試，根據測試結果，按

要求修改相應的地址位信息，并按修改后的地址

取下一條微指令。

例：一個具體的微指令結構

■微指令字長為23位，它由操作控制和順

序控制兩大部分組成。

■操作控制部分用來發出管理和指揮全機

工作的控制信號。為了形象直觀，在我

們的例子中，該字段為17位，每一位表

示一個微命令。每個微命令的編號同前

圖所示的數據通路相對應，具體功能示

于微指令格式的左上部。

LDR；LDRJRi-YR「YR3-YMRD'LDIR'PC+I

||I||H直接堆址

LDRJRLXRLXDR-XLDDR,LDAR'PiPi

具體微指令格式

例：一個具體的微指令結構

當操作控制字段某一位信息為“1”時，

表示發出微命令；而某一位信息為“0”時,

表示不發出微命令。例如，當微指令字第

1位信息為“1”時，表示發出LDR\；的

微命令，那么運算器將執行ALU-Ri的微

操作，把公共總線上的信息打入到寄存器

R1O同樣，當微指令第10位信息為“1”時，

則表示向ALU發出進行“十”的微命令，

因而ALU就執行“十”的微操作。

例：一個具體的微指令結構

微指令格式中的順序控制部分用來決

定產生下一條指令的地址。本例中順序控

制字段有6位，其中4位(20-23)用來直接給

出下一條微指令的地址，第18,19兩位作

為判別測試標志。根據測試結果，需要對

20—23位的某一位或某幾位進行修改，然

后按修改地址取下一條微指令。

3.微程序設計技術

微程序設計的關鍵是微指令結構的設計。設

計微指令結構需要考慮以下問題（也是微程

序設計技術所要討論的問題）：

①如何縮短微指令字的長度。

②如何減小控制存儲器的容量。

③如何減少微程序長度。

④如何提高微程序的執行速度

⑤如何易于修改微指令。、

⑥如何增加微程序設計的靈活性。

(1)微指令的編碼譯碼控制方法

微指令由控制字段和順序控制字段

組成。微指令編碼譯碼控制方法，就是

對微指令中的操作控制字段進行編碼表

示，并且給出操作控制信號的方法。通

常有以下幾種方法：

1）位直接控制法

采用位直接控制法的微指令結構如圖

5.20所示。在微指令的控制字段中，每

一位表示一個微命令，在設計微指令時,

只要將微指令控制字段中相應位置成‘1

或’0’，便可發出或禁止某個微命令，

這就是位直接控制法。

操作控制部分I順序控制部分

----測試標志順序地址

,____iIxzU

控制信號W/RSi-So下一條指令地址

圖5.20微指令基本格式

優點：簡單直觀，其輸出可直接用于控制,

操作并行性最好，從而提高速度。

缺點：字長過長，CM容量過大，利用效率

極低o

2）字段直接譯碼控制法

采用字段直接譯碼控制法的微指令結

構如圖5.23所示。字段直接譯碼控制法

就是把一組相斥性的微命令信號組成一

個字段（一個小組），然后通過字段譯

碼器對每一個微命令信號進行譯碼，譯

碼輸出作為操作控制信號。即組內采用

最小編譯法，組間采用直接控制法。

微命令微命令(Sb.*

圖5.23字段直接譯碼控制法

優點：

■字長較直接控制編碼短2?4倍

■各段微操作是并行執行的，每段的位數

不多，其譯碼線路及組合邏輯線路較簡

單，門電路的級延遲時間不大，提高速

度。

■硬件設備較最小編譯法簡單。

■以功能部件來分段，便于微程序的編制

和機器的調試檢查工作。

3）混合編碼譯碼控制法

這是將位直接控制法與字段譯碼控

制法混合使用的方法，能綜合考慮微指

令字長、靈活性和執行微程序速度等方

面的要求.

（2）微地址的產生及微程序流的控制

當前正在執行的微指令，稱為現行微指令，現

行微指令所在的控制存儲器單元的地址稱為現行微

地址。現行微指令執行完畢后，下一條要執行的微

指令稱為后繼微指令。后繼微指令所在的控制存儲

器單元地址稱為后繼微地址。

微程序流的控制是當現行微指令執行完畢后，

控制產生后繼微指令的后繼微地址的過程。通常，

產生后繼微地址有3種方法。

■1）計數器方式

■2）增量方式與斷定方式相結合的方法

■3）多路轉移方式

(3)微指令的格式

微指令的編碼譯碼控制方法是決定

微指令格式的主要因素。在設計計算機

時考慮到速度、價格等原因，可采用不

同的編碼譯碼控制方法，即使在一臺計

算機中，也有幾種編碼譯碼控制方法同

時存在的情況。微指令的格式大體分成

兩類：水平型微指令和垂直型微指令。

1）水平型微指令

一次能定義并執行多個并行操作微

命令的微指令，稱作水平型微指令。采

用直接控制法進行編碼的，屬于水平型

微指令的典型例子。水平型微指令的一

般格式如下：▼

控制字段判別測試字段下一地址字段

按照控制字段的編碼方法的不同，

水平型微指令又分為三種：全水平型

（不譯法）微指令、字段譯碼法水平型

微指令、直接和譯碼相混合的水平型微

指令。▼

2）垂直型微指令

設置微操作碼字段時，采用微操作

碼編譯法來規定微指令的功能的微指令,

稱為垂直型微指令。實現一條機器指令

的微程序要比水平型微指令編寫的微程

序長得多。它采用較長的微程序結構來

換取較短的微指令結構。

5.3.2微程序控制器

\L威用矗器組成原理

微程序控制器主要由控制存儲器、微

指令寄存器和地址轉移邏輯三大部分組

成，其中，微指令寄存器又分為微地址

寄存器和微命令寄存器兩部分。

圖5.27(1)微程序控制器組成原理框圖

掌握硬布線控制器的設計方法

\J.硬布線控制基本方法鼠

硬布線控制是早期推出的設計計算

機的一種方法。硬布線控制器所產生的

控制計算機各部分操作所需的控制信號

是由直接連線的邏輯電路生成的，所以

又稱為組合邏輯控制器。

主要掌握硬布線控制邏輯設計的基本步驟

掌握門陣列控制器的設計方法

由大量的與門、或門陣列等電路構成

的器件，簡稱為門陣列器件.用門陣列器

件設計的操作控制器，稱為門陣列控制器

門陣列器件中有小規模、中規模集成電路

制作的邏輯器件，也有大規模集成電路制

作的通用可編程邏輯器件。

基本設計思想

采用門陣列器件設計控制器的基本

設計思想與早期的硬布線控制器一樣：

首先寫出每個操作控制信號的邏輯表達

式，然后選用某種門陣列芯片，并通過

編程來實現這些表達式。

第六章知識要點：

■了解總線的概念及分類。

■掌握總線的連接、控制和通信方式

以及信息的傳送方式等等。

■掌握常用微機總線及接口的類型及

應用。

1.總線的結構

■地址線，用于選擇信息傳送的設備。地址線通

常是單向線，地址信息由源部件發送到目的部

擇。

■數據線，用于在總線上的設備之間傳送數據信

息。數據線通常是雙向線。

■控制線，用于實現對設備的控制和監視功能。

控制線通常都是單向線，有從CPU發送出去的，

也有從設備發送出去的。

■還有時鐘線、電源線和地線等，分別用作時鐘

控制、提供電源，及減少信號失真及噪聲干擾O

2.總線的連接方式

■根據連接方式的不同，單機系統中采用

的總線結構有3種基本類型：

—雙總線結構；

-三總線結構。▼

信息的傳送方式

■計算機系統中，信息傳輸基本上有4種方式：

-串行傳送

-并行傳送

-并串行傳送

-分時傳送

■出于速度和效率上的考慮，系統總線上傳送信

息時，通常采用并行傳送方式。

■在一些微型計算機或單片機中，由于受CPU引

腳數的限制，系統總線傳送信息時，采用的是

并串行方式或分時方式。

6.2總線的控制與通信

■總線為多個部件所共享，要有一個控制機構來

仲裁總線使用權。因為總線是公共的，所以當

總線上的一個部件要與另一個部件進行通信時,

就應該發出請求信號。

■在同一時刻，可能有多個部件要求使用總線，

這時總線控制部件將根據一定的判決原則，即

按一定的優先次序，來決定首先同意哪個部件

使用總線。只有獲得了總線使用權的部件，才

能開始傳送數據。

總線的控制

■根據總線控制部件的位置，控制方式可

以分成兩類：

-集中式：總線控制邏輯基本集中在一處的，

稱為集中式總線控制。集中式控制是三總線、

雙總線和單總線結構機器中主要采用的方式

它主要有3種控制方式：

■鏈式查詢方式；

■計數器定時查詢方式；

■獨立請求方式。

-分散式：總線控制邏輯分散在總線各部件中

的，稱為分散式總線控制。

1.鏈式查詢方式

圖示的總

線控制部

D數據線件在單總

A地址線線和雙總

BG：總線授權信號線系統中

BSBR：總線請求信號

總線

BS：總線忙信號常常是

控制假設設備n請求使

用總線。CPU的一

部件BR部分。在

設備接口設備接口

0三總線系

統的I/O

總線中，

BG它是通道

的一部分

鏈式查詢方式的主要特征

■BG串行地從一個I/O接口傳送到下一個I/O接口

假如BG到達的接口無總線請求，則繼續往下

傳；假如BG到達的總線接口有總線請求，則

BG信號便不再往下傳。這意味著，該I/O接口

就獲得了總線使用權，同時將BS信號置1。

■在查詢鏈中離總線控制器最近的設備具有最高

優先權，離總線越遠，優先權越低，因此，鏈

式查詢是通過接口的優先權排隊電路來實現的

鏈式查詢方式的優缺點

■優點：

-只用很少幾根線就能按一定優先次序實現總

線控制，并且這種鏈式結構很容易擴充設備。

■缺點：K

-對查詢鏈的電路故障很敏感，如果第i個設

備接口中有關鏈的電路有故障,那么第i個

以后的設備都不能進行工作。

-查詢鍵的優先級固定。如果優先級高的設備

出現頻繁的請求，那么優先級較低的設備可

能長期不能使用總線。

2.計數器定時查詢方式

■原理如圖所示。

計數器定時查詢方式原理

■總線上的任一設備要求使用總線時，都

通過BR線發出總線請求。總線控制器接

到請求信號以后，在BS線為“0”的情況

下讓計數器開始計數，計數值通過一組

地址線發向各設備。每個設備接口都有

一個設備地址判別電路，當地址線上的

計數值與請求使用總線的設備的接口地

址相一致時，該設備置BS線為“1”，獲

得總線使用權，此時中止計數查詢。

計數器定時查詢方式優先級

■計數可以從“0”開始，各設備的優先次序與鏈

式查詢法相同，優先級的順序是固定的。

■計數也可以從中止點開始。每個設備使用總線

的優先級相等。這種方式對于用終端控制器來

控制各個顯示終端設備是非常合適的。因為終

端顯示屬于同一類設備，應該具有相等的總線

使用權。

■計數器的初值也可用程序來設置，這樣可以方

便地改變優先次序，顯然這種靈活性是以增加

線數為代價的。

3.獨立請求方式

設設備】和設備n同時

請求使用總線.

獨立詁求方式中,每

個設備均仃-對總線

請求線BRi和總線授

權線BGi；中央仲裁

器白個排隊電路,

它根據定的優先次

序決定首先響應哪個

設備的請求.給設備

i以授權信號BGL

獨立請求方式優缺點

■優點：響應時間快，即確定優先響應的設備所

花費的時間少，用不著一個設備接一個設備地

查詢。該方式對優先次序的控制也很靈活。它

可以預先固定，例如，BRo優先級最高，BRi次

之……B燈最低；也可以通過程序來改變優先

次序；還可以用屏蔽（禁止）某個請求的辦法,

不響應來自無效設備的請求。

■缺點：增加控制線數。在鏈式查詢中僅用兩個

線就可確定總線使用權屬于哪個設備；在計數

查詢中大致要用log2n根線，其中n是允許接納

的最大設備數。而獨立請求方式需采用2n根線。

總線的通信

■共享總線的部件獲得總線使用權后，就開始傳

送信息，即進行通信。

■通信方式是實現總線控制和數據傳送的手段，

通常分為兩種：

-同步通信：即無應答通信。總線上的部件通過總線

進行信息傳送時，用一個公共的時鐘信號來實現同

步定時。

-異步通信：允許總線上的各部件有各自的時鐘，在

部件之間進行通信時沒有公共的時間標準，而是靠

發送信息時同時發出本設備的時間標志信號，用

“應答方式”來進行通信。

標準接口類型

■在微機系統中采用標準接口技術，其目的是為

了便于模塊結構設計，得到更多廠商的廣泛支

持，便于“生產”與之兼容的外部設備和軟件

不同類型的外設需要不同的接口，不同的接口

不通用。Mk

■下面介紹CPU與外設，尤其是磁盤、光盤等的

接口標準。以前在8086/286機器上存在過的

磁盤機接口標準如ST506和ESDI等接口標準都

已經被淘汰，目前在微機中使用最廣泛的接口

是：IDE、EIDE、SCSLUSB和IEEE1394等5

種。

第七章知識要點：

■了解外設的作用及編址方法。

■掌握CPU與外設之間的信息交換方式：

程序查詢方式、程序中斷控制方式、直

接內存訪問方式（DMA）、通道方式和

外圍處理機方式等。

信息交換的控制方式

■信息交換的控制方式一般分為5種類型

-程序查詢方式H

-程序中斷控制方式^

-直接內存訪問方式(DMA)

-通道方二▼

-外圍處理機方式(PPU)

各種方式的特點、工作原理、接口

程序查詢方式

■程序查詢方式又叫程序控制I/O方式。在這種方

式中，數據在CPU和外圍設備之間的傳送完全

靠計算機程序控制，是在CPU主動控制下進行

的。當執行I/O時，CPU暫停執行主程序，轉去

執行I/O服務程序，根據服務程序中的I/O指令

進行數據傳送。

■程序查詢I/O方式程序執行的動作

■程序查詢方式流程圖和相應的程序

■程序查詢方式優缺點

■程序查詢方式的接口電路

程序中斷方式

■中斷的基本概念，所謂中斷是指計算機由任何

非尋常的或非預期的急需處理的事件引起CPU

暫時中斷現行程序的執行，而轉去執行另一服

務程序來處理這些事件，等處理完后又返回原

程序，這一整個執行過程。

■中斷的作用

■CPU響應中斷的條件

■中斷源的種類

■中斷源的建立

■中斷的分級與中斷優先權

■禁止中斷和中斷屏蔽

■中斷處理方式

■中斷處理步驟

■判別中斷條件。

-中斷向量：中斷服務程序的入口地址。

-中斷向量地址：存放中斷處理程序入口地址單元的

地址稱為“中斷向量地址”。

-向量中斷方式：由發出中斷請求信號的外部設備接

口中的硬件編碼線路自動形成中斷向量地址或中斷

向量。

-非向量中斷方式：由程序形成中斷入口地址的方式

這是一種用軟件調整響應中斷的優先順序的方式。

三種不同的方法:

-(1)查詢法：這種軟件查詢方法適用于低

速和中速設備。屬于非向量中斷，它的優點

是電路簡單，中斷條件標志的優先級可用程

序任意改變，靈活性好。缺點是設備多時速

魚太慢。K,

-(2)串行排隊鏈法、由硬件實現的具有公

共請求線的判優選擇方式。

-(3)獨立請求法：這種方法的優點是速度

快，但是連線多，邏輯線路復雜。

掌握工作原理、特點，能分析線路圖。

單級中斷與多級中斷

，二維多級中斷結構

根據系統的配置不同，

多級中斷又可分為一維

荷就無權依多級中斷和二維多級中

3SLJHa斷，如圖所示。一維多

1r

滋圻A改缶8世eC

_L級中斷是指每一1級中斷

里只有一個中斷源，而

】投】K{

一］二I廠［憂二維多級中斷是指每一

十先D|I|也各E|諛防F5t

fe級中斷里又有多個中斷

口源.圖中虛莪左邊為一

維多級中斷結構，如果

去掉虛線則成為二維多

級中斷結構。

程序中斷方式的基本接口、工作過程

7DMA方式的基本概念與傳送方式

■DMA方式的基本概念

-全由硬件執行I/O傳送的工作方式。在這種

方式中，DMA控制器從CPU中接管了對總

線的控制，數據傳送不經過CPU,而直接在

內存和I/O設備之間進行。

-DMA方式一般用于高速傳送成組數據的場

合。

DMA控制器基本操作

■各種DMA控制器至少能執行以下一些基本操作

-①從外圍設備接收DMA請求并傳送到CPU；

-②CPU響應DMA請求，DMA控制器從CPU接管總

線的控制權；

-③DMA控制器對內存尋址、計數數據傳送個數，并

執行數據傳送操作；▼

-④DMA向CPU報告DMA操作的結束，CPU以中斷

方式響應DMA結束請求，由CPU在中斷程序中進行

結束后的處理工作。如數據緩沖區的處理、數據的

校驗等簡單操作.

DMA傳送方式

■根據DMA控制器與CPU分時訪問主存的

方式不同，DMA傳送方式有以下3種：

-(1)停止CPU訪問內存

-(2)周期挪用方式

-(3)CPU與DMA交替訪問內存

DMA控制器的基本組成

■DMA控制器是采用DMA方式的外圍設備與系

統總線之間的接口電路，它是在中斷接口的基

礎上再加上DMA機構組成的。它由以下幾個邏

輯部分組成：

-①內存地址計數器。K

-②字計數器▼

-③中斷機構。

-④控制/狀態邏輯。

-⑤數據緩沖寄存器。

-⑥DMA請求標志。

DMA數據傳送過程

■可分為3個階段：'EI

-初始化DMA控制器、正式傳送、傳送后的

處理。

選擇型和多路型DMA控制器

■1.選擇型DMA控制器

-選擇型DMA控制器在物理上可以連接多臺外設，但

在邏輯上只允許接一臺外設，即在某一時間內只能

選擇某一臺設備工作的DMA控制器。

■2.多路型DMA控制器

-多路型DMA控制器適合于同時為多臺慢速的外設服

務的情況，它不僅在物理上可連接多臺外設，而且

在邏輯上也允許這些外設同時工作。各設備以字節

交叉方式通過DMA控制器進行數據傳送。

通道的基本概念

■通道控制方式是大、中型計算機中常用的一種

I/O形式。

■這種方式中，通道執行由操作系統“編制”的

通道程序來實現外部設備與內存的數據傳送，

因此，通道是一種特殊的處理機，它有自己的

指令和程序，但通道程序不是由用戶編寫的，

而是由操作系統按照用戶的請求及計算機系統

的狀態“編制”而成的，它放入內存中。

■當通道需要工作時，將通道程序從內存取回到

通道并執行，從而完成用戶的I/O操作。

通道與主機的連接

圖示的是通道與主機的連接，

其中通道與CPU在內存管理部

件的控制下分時地使用內存，

系統中的總線分為兩級：一級

是存儲總線（系統總線）承擔

通道與內存、CPU與內存之間

的數據傳送任務；另一級是通

道總線，即I/O總線，它承擔

外圍設備與通道之間的數據傳I[I/O益線

送任務。這兩級總線可以分別冠擇通道匚:-一"T-2