第2章微處理器系統結構與技術【學習目標】微處理器是微機系統的核心部件與技術關鍵。本章在介紹Intel8086/8088CPU系統結構與技術的基礎上，簡要描述80286、80386、80486以及Pentium系列CPU系統結構的演變與技術特點。【學習要求】了解CISC和RISC是CPU的兩種基本架構。理解8086／8088CPU的內部組成結構是Intel80x86系列微處理器體系結構的基礎。透徹理解存儲器的分段設計這一關鍵性存儲管理技術基礎。掌握物理地址和邏輯地址的關系及其變換原理，是理解存儲管理機制的關鍵。理解“段加偏移”尋址機制允許重定位。著重理解80386的段、頁式管理，80486對80386的技術更新和5級流水線技術思想。了解Pentium微處理器的體系結構特點，理解雙流水線與雙cache的技術思想。了解多處理器計算機系統和嵌入式系統的基本知識。第2章微處理器系統結構與技術2.1CISC與RISC技術CISC(復雜指令集計算機)和RISC(精簡指令集計算機)是當前CPU的兩種基本架構。各種微處理器就是按這兩種不同的架構設計理念和方法發展的。2.1.1 CISC復雜指令集計算機（complexinstructionsetcomputer，CISC）是一種較早的微處理器設計流派，Intel80x86系列微處理器中的8086/8088、80286等，都是按此學派的理論設計的。CISC結構微處理器的設計特點如下：復雜指令（complexinstruction）復雜的內存定位法（complexmemoryreferencemethods）微程序結構（microprogramming）

2.1.2RISC精簡指令集計算機（reducedinstructionsetcomputer，RISC）理論是從20世紀80年代開始逐漸發展成為一種微處理器體系結構。例如，從80286到80386的設計過程中就開始顯示出這種變化，此后推出的80486、Pentium與Pentiumpro（P6）等微處理器，則更加重了RISC化的趨勢。到了PentiumⅡ、PentiumⅢ以后，雖然仍屬于CISC的結構范圍，但它們的內核已采用了RISC結構。RISC的設計技術特點如下：1）縮短指令長度，規范指令格式2）簡化尋址方式3）適當增加通用寄存器數量，大量利用寄存器間操作4）簡化處理器結構5）便于使用VLSI技術6）增強處理器并行能力

2.2典型的16位微處理器的系統結構

2.2.18086／8088CPU的內部組成結構8086／8088CPU的內部組成結構

1．總線接口單元BIUBIU的基本功能是負責CPU與存儲器或I/O端口之間的數據傳送。在CPU取指令時，它從內存中取出指令送到指令隊列緩沖器；而在執行指令時，它要與指定的內存單元或者I/O端口交換數據。1）指令隊列緩沖器操作將遵循下列原則：（1）取指令時，每當指令隊列中存滿1條指令后，EU就立即開始執行。（2）指令隊列中只要空出2個（對8086）或1個（對8088）指令字節時，BIU便自動執行取指操作，直到填滿為止。（3）EU在執行指令的過程中，若CPU需要訪問存儲器或I/O端口，則EU自動請求BIU去完成訪問操作。此時若BIU空閑，則會立即完成EU的請求；否則BIU首先將指令取至指令隊列，再響應EU的請求。（4）當EU執行完轉移、調用和返回指令時，則要清除指令隊列緩沖器，并要求BIU從新的地址重新開始取指令，新取的第1條指令將直接經指令隊列送到EU去執行，隨后取來的指令將填入指令隊列緩沖器。1．總線接口單元BIU2）地址加法器和段寄存器8086有20根地址線，但內部寄存器只有16位，不能直接提供對20位地址的尋址信息。為了實現對20位地址的尋址，設計者采用了一種稱之為“段加偏移”的重要技術，即將可移位的16位段寄存器與16位偏移地址相加的辦法，從而巧妙地解決了這一矛盾。【例2.1】假設CS＝4000H，IP＝0618H，則指令的物理地址PA＝4000H×16＋0618H＝40618H。1．總線接口單元BIU3）16位指令指針（InstructionPointer，IP）IP的功能與8位CPU中的程序計數器PC類似。正常運行時，IP中含有BIU要取的下1條指令（字節）的偏移地址。IP在程序運行中能自動加1修正，使之指向要執行的下1條指令（字節）。有些指令（如轉移、調用、中斷和返回指令）能使IP值改變，或將IP值壓進堆棧保存，或由堆棧彈出恢復原值。2．執行單元EU

EU的功能是負責從指令隊列中取出指令，然后分析和執行指令。EU由下列部分組成。（1）16位算術邏輯單元。（2）16位標志寄存器。（3）數據暫存寄存器。（4）通用寄存器組。（5）EU控制電路。EU中所有的寄存器和數據通道（除隊列總線為8位外）都是16位的寬度，可實現數據的快速傳送。注意，由于BIU與EU分開獨立設計，因此，在一般情況下，CPU執行完1條指令后就可以立即執行下1條指令。16位CPU這種并行重疊操作的特點，提高了總線的信息傳輸效率和整個系統的執行速度。8088CPU內部結構與8086的基本相似，其內部寄存器、運算器以及內部數據總線與8086一樣都是按16位設計的，只是8088的BIU中指令隊列長度為4個字節。2.2.28086／8088CPU的寄存器結構對于微機應用系統的開發者來說，最重要的是掌握CPU的編程結構或程序設計模型。8086／8088的內部寄存器編程結構如圖所示。其中陰影部分與8080／8085CPU相同。1．通用寄存器通用寄存器分為兩組：數據寄存器；指針寄存器和變址寄存器。（1）數據寄存器：執行單元EU中有4個16位數據寄存器AX、BX、CX和DX。每個數據寄存器分為高字節H和低字節L，它們均可作為8位數據寄存器獨立尋址，獨立使用。在多數情況下，這些數據寄存器是用在算術運算或邏輯運算指令中，用來進行算術邏輯運算。在有些指令中，它們則有特定的用途。這些寄存器在指令中的特定功能是被系統隱含使用的，參見表2.1所示。1．通用寄存器（2）指針寄存器和變址寄存器：指針寄存器是指堆棧指針寄存器SP和堆棧基址指針寄存器BP，簡稱為P組。變址寄存器是指源變址寄存器SI和目的變址寄存器DI，簡稱為I組。它們都是16位寄存器，一般用來存放偏移地址。指針寄存器SP和BP都用來指示存取位于當前堆棧段中的數據所在的地址，但SP和BP在使用上有區別。變址寄存器SI和DI是存放當前數據段的偏移地址的。源操作數的偏移地址放于SI中，所以SI稱為源變址寄存器；目的操作數偏移地址存放于DI中，故DI稱為目的變址寄存器。2．段寄存器

段寄存器用來存取段地址，再由段寄存器左移4位形成20位的段起始地址，它們通常被稱為段基地址或段基址。利用“段加偏移”技術，8086／8088就能尋址1MB存儲空間并將其分成為若干個邏輯段，使每個邏輯段的長度為64KB（它由16位的偏移地址限定）。段寄存器都可以被指令直接訪問。CS用來存放程序當前使用的代碼段的段地址，CPU執行的指令將從代碼段取得；SS用來存放堆棧段的段地址，堆棧操作的數據就在堆棧段中；DS用來存放數據段的段地址，一般地說，程序所用的數據就存放在數據段中；ES用來存放附加段的段地址，也用來存放數據，但典型用法是存放處理后的數據。3．標志寄存器8086／8088的16位標志寄存器F只用了其中的9位作標志位，即6個狀態標志位，3個控制標志位。狀態標志位用來反映算術或邏輯運算后結果的狀態，記錄CPU的狀態特征。這6位是：CF（CarryFlag）進位標志；PF（ParityFlag）奇偶性標志；AF（AuxiliaryCarryFlag）輔助進位標志；ZF（ZeroFlag）零標志；SF（SignFlag）符號標志；OF（OverflowFlag）溢出標志：溢出標志在有符號數進行加法或減法時可能出現。控制標志有3個：DF（DirectionFlag）方向標志；IF（InterruptEnableFlag）中斷允許標志：它是控制可屏蔽中斷的標志；TF（TrapFlag）跟蹤（陷阱）標志。6個狀態標志位的狀態及其說明

狀態標志位用來反映算術或邏輯運算后結果的狀態，以記錄CPU的狀態特征。3個控制標志位的狀態及其說明控制標志位用來控制CPU的操作，由程序設置或清除。2.2.38086/8088總線周期的概念一個最基本的總線周期由4個時鐘周期組成，習慣上將4個時鐘周期分別稱為4個狀態，即T1、T2、T3與T4這4個狀態。8086/8088總線周期序列的示意如下。2.2.4 8086／8088的引腳信號和功能8086和8088的40條引線按功能可分為5類1．地址／數據總線2．地址／狀態總線3．控制總線4．電源線和地線5．其他控制線2.38086/8088系統的最小／最大工作方式2.3.1最小方式當MN／MX非接電源電壓時，系統就工作于最小模式，它適合于較小規模的應用。2.3.2最大方式當MN／MX非線接地，則系統就工作于最大模式。2.48086／8088的存儲器與I/O組織2.4.1存儲器組織8086／8088有20條地址線，可尋址1MB的存儲空間。存放的信息：8位的字節、1個字和雙字。2.4.1存儲器組織8086的1MB存儲空間實際上分為兩個512KB的存儲體。高位庫和低位庫；8086存儲器高低位庫的連接；2.4.2 存儲器的分段存儲器的分段是一個重要的概念，深入理解存儲器的分段設計是掌握存儲器管理技術的一個關鍵。實際存儲器中段的位置如圖所示；2.4.3實際地址和邏輯地址實際地址是指CPU對存儲器進行訪問時實際 尋址所使用的地址；對8086／8088來說是 用20位二進制數或5位十六進制數表示的 地址。2.4.3實際地址和邏輯地址邏輯地址是由程序和指令表示的一種地址，包括兩部分：段地址和偏移地址。對8086／8088來說，段地址和偏移地址都用無符號的16位二進制數或4位十六進制數來表示的。2.4.4堆棧8086／8088系統中的堆棧是用段定義語句在存儲器中定義的一個堆棧段。8086系統的堆棧及其入棧、出棧操作如圖所示。堆棧由SS和SP來尋址。SS給定堆棧段的段地址；SP給定當前棧頂，即指出從堆棧的段基址到棧頂的偏移量。2.4.5“段加偏移”尋址機制允許重定位8086/8088CPU引入了分段技術，微處理器在尋址時是利用段基地址加偏移地址的原理。“段加偏移”尋址機制允許重定位是一種重要的特征。重定位是指一個完整的程序塊或數據塊可以在存儲器所允許的空間內任意浮動，并定位到一個新的可尋址的區域。由于“段加偏移”的尋址機制允許程序和數據不需要做任何修改，就能使它們重定位，這就給應用帶來很大方便。2.4.6 I/O組織

8086/8088CPU用地址線的低16位來尋址8位I/O端口地址，因此可訪問的8位I/O端口有216=65536個。由于用16位地址線對8位I/O端口尋址，所以，無需對I/O端口的64KB尋址空間進行分段。8086/8088及其存儲器與I/O組織是構建微機系統的基礎知識。8086/8088CPU用地址線的低16位來尋址8位I/O端口地址，因此可訪問的8位I/O端口有216=65536個。2.580x86系列微處理器學習Intel80x86系列微處理器的技術發展時，應把握CPU內部功能結構的進化及其主要技術特征。其中，最重要的幾個關鍵技術是80286首次引入的虛擬存儲管理，80386的存儲器分段與分頁管理，80486的5級流水線，以及Pentium的雙流水線等技術。2.5.180286微處理器80286是一個超級16位微處理器。80286的主要性能特點是首次實現虛擬存儲管理，可以在實地址與保護虛地址兩種方式下訪問存儲器。2.5.280386微處理器80386是第一個全32位微處理器，簡稱I-32系統結構；80386在32位高性能微處理器的存儲器管理技術中具有典型的意義。有關80386存儲管理與虛擬存儲器等技術將在第5章存儲器系統中討論。80386內部組成部件相互連接的示意如圖所示；80386內部的6個單元都能各自獨立操作，也能與其他部件并行工作。2.5.380486微處理器80486是第二代32位微處理器。80486采取的主要技術改進使它實現了5級指令流水線操作功能。2.6Pentium微處理器1.Pentium的體系結構首次引入U、V雙流水線2.Pentium體系結構的技術特點1）超標量流水線超標量流水線（Superscalar）設計是Pentium處理器技術的核心。它由U與V兩條指令流水線構成。這種流水線結構允許Pentium在單個時鐘周期內執行兩條整數指令。2）獨立的指令Cache和數據Cache80486片內有8KBcache；Pentium片內則有2個8KBcache，即雙路cache結構如圖所示。指令和數據分別使用不同的cache，使Pentium的性能大大超過80486微處理器。2.Pentium體系結構的技術特點3）重新設計的浮點單元Pentium的浮點單元可執行8級流水，使每個時鐘周期能完成一個浮點操作（某些情況下可以完成兩個）。浮點單元流水線的前4個步驟與整數流水線相同，后4個步驟的前兩步為二級浮點操作，后兩步為四舍五入及寫結果、出錯報告。

4）分支預測Pentium提供了一個稱為分支（或轉移）目標緩沖器BTB（BranchTargetBuffer）的小Cache來動態地預測程序分支，當一條指令導致程序分支時，BTB將記憶下這條指令和分支目標的地址，并用這些信息預測這條指令再次產生分支時的路徑，預先從此處預取，保證流水線的指令預取步驟不會空置。2.7Pentium系列及相關技術的發展Intel自推出第5代微處理器Pentium和增強型PentiumPro之后，于1996年底推出了具有多媒體專用指令集的MMXCPU，于1997年5月推出了更高性能的PentiumⅡCPU，1999年又推出PentiumⅢCPU，并于2000年以后相繼推出了Pentium4及Pentium4后系列CPU產品。2.7.1 PentiumⅡ微處理器PentiumⅡ采用了雙獨立總線結構（即二級高速緩存總線和處理器-主內存系統總線）的技術。高帶寬總線技術和高處理性能是PⅡ處理器的兩個重要特點。同時，它還保留了原有PentiumPro處理器優秀的32位性能，并融合了MMX技術。PⅡ還采用動態執行的隨機推測設計來增強其功能；其虛擬地址空間達到64TB，而物理地址空間達到64GB；其片內還集成了協處理器，并采用了超標量流水線結構。PⅡ處理器與主板的連接首次采用了Slot1接口標準。2.7.2PentiumⅢ（PⅢ或奔騰Ⅲ）PⅢ處理器具有片內32KB非鎖定一級高速緩存和512KB非鎖定二級高速緩存，可訪問4GB～64GB內存（雙處理器）。它使處理器對高速緩存和主存的存取操作以及內存管理更趨合理，能有效地對大于L2緩存的數據進行處理。為了進一步提高CPU處理數據的功能，PⅢ增加了“流式單指令多數據擴展”（StreamingSIMDExtertion，SSE）新指令集。新增加的70條SSE指令分成3組不同類型的指令：8條內存連續數據流優化處理指令，提高CPU處理連續數據流的效率；50條單指令多數據浮點運算指令，提高了浮點數據處理的速度；12條新的多媒體指令：采用改進的算法，進一步提升視頻處理、圖片處理的質量。PⅢ處理器另一個特點是它具有處理器序列號。PⅢ的應用領域十分廣闊，特別是在多媒體與因特網技術應用方面，更有其突出的優勢。2.7.3Pentium4微處理器簡介

1．Pentium4簡介Intel最初于2000年8月推出的Pentium4是IA-32結構微處理器的增強版，也是第1個基于Intel“NetBurst”微結構的處理器。P4繼承了IA-32結構中的系統寄存器和數據結構，其存儲器管理與80386基本相同，也采用了分段與分頁兩級管理。IntelPentium4系列以后（簡稱Pentium4后）CPU產品是PentiumD～Core2。2．Pentium4的內部功能結構框圖Intel為Pentium4CPU設計了多種類型的內部結構。3．Pentium4的主要技術特點Pentium4作為Intel第七代處理器，其主要技術特點如下：（1）流水線深度由Pentium的14級提高到20級，使指令的運算速度成倍增長，并為設計更高主頻和更好性能的微處理器提供了技術準備。（2）采用高級動態執行引擎，為執行單元動態地提供執行指令，提高了執行單元的效率。（3）采用執行跟蹤技術跟蹤指令的執行，減少了由于分支預測失效而帶來的指令恢復時間，提高了指令執行速度。（4）增強的浮點/多媒體引擎，128位浮點裝載、存儲、執行單元，大大提升了浮點運算和多媒體信息處理能力。（5）超高速的系統總線，使其在音頻、視頻和3D等多媒體應用方面獲得更好的表現。此外，P4還引入了其他一些相關技術。如：快速執行引擎（rapidexecutionengine）及雙倍算術邏輯單元架構（doublepumpedALU）；4倍爆發式總線（quadpumpedbus）；SSE2（streamingSIMDextensions2）指令集；指令跟蹤緩存（tracecache），它是P4在結構性能方面的一個大的改進技術。2.7.4Pentium4系列CPU的主要性能指標1．CPU的頻率CPU的頻率有主頻、外頻與倍頻系數之分。主頻也叫時鐘頻率或工作頻率，單位是MHz（或GHz），用來表示CPU的運算、處理數據的速度。主頻＝外頻×倍頻系數。通常所說的CPU頻率，一般是指CPU的主頻。外頻是CPU的基準頻率或外部時鐘頻率，單位是MHz。外頻決定著整塊主板的運行速度。倍頻系數是指CPU主頻與外頻之間相差的倍數。在相同的外頻下，倍頻越高則CPU的頻率也越高。2．前端總線頻率前端總線（FrontSideBus，FSB）頻率（即總線頻率）是直接影響CPU與內存之間數據交換速度的。由于數據帶寬＝（總線頻率×數據位寬）/8，所以數據傳輸最大帶寬取決于傳輸的數據寬度和總線頻率。前端總線頻率反映的是CPU和北橋芯片間總線的速度，即表示CPU和外界數據傳輸的速度。2.7.4Pentium4系列CPU的主要性能指標3．緩存緩存是指可以與CPU進行高速數據交換的存儲器，它先于內存與CPU交換數據，因而速度很快。CPU緩存是位于CPU與內存之間的臨時存儲器，都采用靜態RAM芯片，其容量比內存小，但速度卻很高。L1

Cache（一級緩存）是CPU第一層高速緩存，位于CPU內核的旁邊，分為數據緩存（DataCache，D-Cache）和指令緩存（InstructionCache，I-Cache）。L2

Cache（二級緩存）是CPU的第二層高速緩存，L2高速緩存容量也會影響CPU的性能，原則是越大越好。L3

Cache（三級緩存），早期的是外置，現均為內置。L3緩存可以進一步降低內存延遲，同時提升大數據量計算時處理器的性能。2.7.4Pentium4系列CPU的主要性能指標4．CPU內核和I/O工作電壓從PentiumCPU開始，CPU的工作電壓分為內核電壓和I/O電壓兩種，通常CPU的核心電壓小于或等于I/O電壓。5．制程工藝制程工藝的微米是指IC內電路與電路之間的距離。制程工藝的趨勢是向密集度愈高的方向發展。曾有180nm、130nm、90nm、65nm、45nm，到2010年制程工藝已達32nm。6．超流水線與超標量超標量是通過內置多條流水線來同時執行多個處理器，其實質是以空間換取時間；而超流水線是通過細化流水、提高主頻，使得在一個機器周期內完成一個甚至多個操作，其實質是以時間換取空間。2.8多處理器計算機系統概述

2.8.1多處理器系統的基本概念1.多處理器系統的基本分類多處理器系統根據其利用處理器的方式可分為：非對稱方式；對稱方式。非對稱多處理（AsymmetricMultiProcessing，非對稱多處理）系統：：在一個多機系統中，各個處理器能同等地使用和管理系統中的所用資源，但分別處理專門的任務；而在處理任務時，各個處理器訪問與控制內存或外設的權限與時間都不相等。對稱多處理系統也稱為SMP（SymmetricMultiProcessing，對稱多處理）系統：在一個多機系統中，將多個處理器放進一個機箱中，而這些處理器運行支持SMP的操作系統，即將工作負荷分發給多個處理器處理，各個處理器共享內存和磁盤I/O等系統資源，且每一個CPU的處理能力完全等同。2.8.1多處理器系統的基本概念

2.多處理器系統與并行處理按并行處理的結構與方式不同，還可將多處理器系統細分為以下幾種類別。1）基本群集2)SMP群集在群集中支持SMP或并行處理要求特殊的操作系統或者OS擴展。Beowulf是群集之一，它被形容為“一種可以用于并行計算的多計算機體系結構”。采用Beowulf策略，可以用較多的處理器和較少的時間，來取代原本需要用較少的處理器和較多時間進行的計算。3)大規模并行處理系統大規模并行處理系統（MassivelyParallelProcessing，MPP）系統也稱為“松耦合的（looselycoupled）”或者“無任何共享”的系統。這是真正超級計算機類的系統，它通常專用于在多個處理器中快速運行單個任務。MPP系統的特性是：有很多處理器，每個處理器都有用于自己的操作系統和內存，可以同時處理同一個程序的不同部分。2.8.2多處理器系統的特點

１．多處理器系統與并行處理系統是有區別的多處理器系統簡稱多機系統。從概念上來說，多機系統是比并行系統更廣義的一個系統概念，即：一個并行處理系統一定是一個多機系統，但一個多機系統卻并不一定是一個并行處理系統。２．并行計算機與SMP系統的應用各有側重并行計算機不僅適合于科學計算，也適合于事務處理。但ＳＭＰ系統只適合于事務處理。2.8.2多處理器系統的特點

３．單機與多機系統的性能比較單機與多機系統的性能優劣將根據條件的不同而有所變化。４．在多處理器系統中單靠增加CPU個數并不可能獲得線性的性能改善如果當前多機系統中的內存與I/O帶寬足夠大，而CPU的處理能力是整個系統的瓶頸，則增加CPU數目將會提高系統的整體效率。并且，它對某些特定的應用問題，會使性能獲得線性增長，而對一般問題，性能雖然可以得到一些提高，但不是線性增長。如果向一個內存受限或I/O受限的系統中增加CPU，則不會明顯改進多機系統的整體性能。這時，應該增加I/O能力（如擴展I/O通道、增加磁盤個數等）和內存容量，以消除系統增長的瓶頸，然后再增加CPU個數，這樣才可能提高多機的整體性能。2.8.3多機系統的基本組成

１．硬件體系結構多處理機體系結構從存儲器系統組成上看，可分為共享存儲和分布式存儲兩種結構類型。它們的應用范圍各有所側重，共享存儲結構主要解決通信網絡帶寬、Cache一致性與處理機之間相互中斷等方面的技術，而分布式存儲結構主要解決通信帶寬以及快速的消息傳遞機制。２．系統軟件組成就軟件的層次結構而言，多機系統與傳統單機系統完全類似，都包括了操作系統核心、底層函數庫、實用程序、語言編程環境、圖形用戶界面、應用系統支撐環境與應用程序等幾個部分。2.9嵌入式計算機系統的應用與發展嵌入式計算機系統的應用已非常普遍，并成為計算機的一種重要應用方式。2.9.1嵌入式計算機系統概述嵌入式計算機系統簡稱為嵌入式系統（embeddedsystem），它實際上是計算機系統的一個專門應用領域。1.嵌入式系統的組成嵌入式系統由嵌入式處理器、嵌入式外設、嵌入式操作系統和嵌入式應用系統4部分組成。1）嵌入式處理器嵌入式處理器和通用處理器有著相同的基本組成與工作原理，其最大的區別在于它的專用性特點。嵌入式處理器主要有4類：嵌入式微處理器EMPU（embeddedmicroprocessorunit）、嵌入式微控制器EMCU（embeddedmicrocontrollerunit）、嵌入式DSP處理器（embeddeddigitalsignalprocessor）和嵌入式片上系統ESOC（embeddedsystemonchip）。2.9.1 嵌入式計算機系統概述

2）嵌入式外設嵌入式外設是指除嵌入式處理器以外用于完成存儲、通信、保護、測試、顯示等功能的其他部件。它們可分為3類：一是存儲器類型，如RAM、SRAM、DRAM、ROM、EPROM、EEPROM與FLASH等；二是接口類型，如RS-232串口、IRDA（紅外線接口）、SPI（串行外設接口）、USB（通用串行接口）、Ethernet（以太接口）和普通接口；三是顯示類型，如CRT、LCD和觸摸屏等。3）嵌入式操作系統在大型嵌入式應用中，嵌入式操作系統類似于通用PC操作系統具有復雜的功能，以便能完成諸如存儲器管理、中斷處理、任務間通信和定時以及多任務處理等功能。4）嵌入式應用系統嵌入式應用系統是基于本系統的硬件平臺特點并結合其應用需要而開發的專用計算機軟件。有些大型應用系統需要嵌入式操作系統的支持。2．嵌入式系統的特點

嵌入式系統是針對特定應用領域需要而開發的應用系統，所以它有著不同于通用型計算機系統的一些特點。（1）嵌入式系統是一個將計算機技術、半導體技術與電子技術緊密結合起來的技術密集、高度分散、不斷創新的集成系統，它需要資金、技術與人才的大力支持。（2）嵌入式系統通常是面向特定應用領域開發的，一般要求系統體積小、能耗低、成本低、專業化程度高。（3）嵌入式系統必須緊密結合專門應用的需求，其系統升級也應同具體產品的換代同步更新。一般應保持系統有較長的生命周期。（4）為了系統的高效與可靠運行，嵌入式系統軟件一般都固化在內存或處理器芯片內部，而不是存儲在外存載體中。（5）嵌入式系統本身不具備自舉開發能力，系統設計完成后，通常不能任意修改程序，而必須有一套專用開發工具和環境才能進行再開發。2.9.2 嵌入式計算機體系結構的發展

計算機的體系結構是隨著芯片集成度的提高而發展的。提高芯片集成度有3個途徑：一是縮小晶體管的特征尺寸；二是擴大芯片面積，或者研制多維（如三維或四維）芯片；三是研究并設計規則的芯片體系結構。芯片的制造技術，正在從微電子技術進入鈉米技術時代。在最近幾年內，計算機的體系結構將仍然主要是傳統計算的MPP體系結構；但是到2010年以后，計算機的體系結構將逐步向自主計算的MPP體系結構轉化；而再過若干年之后，計算機的體系結構將進一步向自然計算的MPP體系結構發展，例如仿生計算的體系結構。目前計算機體系結構主要有3種基本類型。其中，第1種類型是SIMD體系結構。第2種類型是基于數據流計算的MPP體系結構，它的處理部件不是處理器，而是ASIC電路。沒有指令流，而是數據流。第3種類型是基于指令流計算的MPP體系結構。2.9.3自主計算的MPP體系結構

自主計算涉及到細胞元計算、模糊計算、神經元計算與進化計算等領域。其中，模糊計算是將現在的確定計算擴展到了不確定的計算范疇。關于細胞元計算體系結構，人們正在試圖通過只有局部的細胞元體系結構，來克服納米技術帶來的實現難點。2.9.4自然計算的MPP體系結構自然計算的MPP體系結構是未來嵌入式系統結構的發展方向。預計在2010年以后，將逐步向10ns到1ns納電子時代邁進。自然計算除了自主計算之外，還包括化學計算（DNAComputing）與量子計算（QuantumComputing）等領域。實現自然計算的MPP體系結構有著誘人的前景，但其技術難度也有待于突破。本章小結

微處理器的設計有CISC與RISC兩種基本架構。深入理解16位微處理器8086的內部結構及其工作原理，是掌握微機工作原理的基礎和關鍵。Intel系列高檔微處理器內部的復雜結構及其工作原理，都是在8086CPU的結構基礎上逐步分解結構和細化流水