6.2同步RS觸發器6.4555定時器6.3邊沿觸發器6.1基本RS觸發器第6章觸發器和定時器

以觸發方式為主線介紹觸發器的工作原理、功能和特性，最后，介紹定時器。

教學要求掌握：RS、JK、D、T、T’觸發器的邏輯功能；邊沿觸發器的觸發特點。

理解：正確理解觸發器的現態和新狀態了解：主從觸發器的觸發特點；基本RS、同步RS觸發器的工作原理。觸發器邏輯功能的轉換。

觸發器是數字電路中一種基本的單元電路，它具有兩個穩定狀態，能夠存儲一位二進制信息，用于記憶時序數字電路的狀態。II.電路結構不同邏輯功能不同1).RS觸發器1).基本觸發器2).同步觸發器3).邊沿觸發器2).JK觸發器4).D觸發器3).D觸發器5).T’觸發器

數字電路需要規則的脈沖信號:一致的邏輯電平和陡峭的邊沿。定時器可以將不規則的信號整形為規則的脈沖信號，還可以產生規則的脈沖信號。此外，定時器電路包含有觸發器。

6.1基本RS觸發器6.1.1與非門基本RS觸發器6.1.2或非門基本RS觸發器6.1.1與非門基本RS觸發器

電路組成和工作原理觸發器有兩個輸出端：，正常時它們是互補的。當稱觸發器為“1”態；當稱觸發器為“0”態。輸入信號引起觸發器狀態改變叫觸發；觸發前觸發器所處的狀態稱為現態(或原狀態)，記為Qn；觸發后觸發器所處的狀態稱為次態（或新狀態），記為Qn+1

。Qn+1Qntn低電平有效置位輸入端復位輸入端在觸發時刻（tn）前瞬，電路處于穩定狀態（現態）。

在觸發時刻（tn）后，最多經過2個與非門的傳輸延時，觸發器達到新的穩定狀態（次態）。次態由輸入信號R、S和現態共同確定。與非門基本RS觸發器的狀態表RS功能說明1100保持1111保持1001置11011置10100置00110置0000×禁止001×禁止1）保持功能：R=1，S=12）置1功能：R=1，S=03）置0功能：R=0，S=14）禁止輸入：R=0，S=0恢復R=S=1，觸發器存儲1。

恢復R=S=1，觸發器存儲0。

約束條件！輸入信號低電平有效！2.特性方程觸發器的特性方程:

觸發器次態Qn+1與輸入、現態Qn之間的邏輯關系式。RS功能說明000×禁止001×禁止0100置00110置01001置11011置11100保持1111保持次態Qn+1的卡諾圖觸發特點:

輸入信號R和S直接改變觸發器的狀態，稱為直接觸發。輸入信號的任何一次改變，都可能引起觸發器狀態變化。3.觸發特點和工作波形圖

在忽略門電路的傳輸延時的情況下，繪制觸發器工作波形的步驟是：

1)根據輸入信號確定觸發時刻tn（任何輸入信號的變化沿都是可能的觸發時刻）；

2)將時間區間[tn,tn+1）的輸入信號值和前一時間區間（tn-1,tn）觸發器的現態代入觸發器功能方程計算，或狀態表，得到時間區間（tn,tn+1）上的次態，畫出波形圖。工作波形圖(時序圖）可直觀反映觸發器的觸發特點。工作波形圖或時序圖保持置0保持RSQQ置1禁止保持置0RS000×001×010001101001101111001111直接觸發抗干擾能力差!例如,R的負窄脈沖。

輸入信號的任何一次改變，都可能引起觸發器狀態變化！6.1.2或非門基本RS觸發器高電平有效復位輸入端置位輸入端在觸發時刻（tn）前瞬，電路處于穩定狀態（現態）。

在觸發時刻（tn）后，最多經過2個或非門的傳輸延時，觸發器達到新的穩定狀態（次態）。或非門基本RS觸發器的狀態表RS功能說明0000保持0011保持0101置10111置11000置01010置0110×禁止111×禁止1）保持功能：R=0，S=02）置1功能：R=0，S=13）置0功能：R=1，S=04）禁止輸入：R=1，S=1恢復R=S=0，觸發器存儲1。

恢復R=S=0，觸發器存儲0。

約束條件！輸入信號高電平有效！2.特性方程

觸發器次態Qn+1與輸入、現態Qn之間的邏輯關系式。次態Qn+1的卡諾圖或門基本RS觸發器的狀態表RS功能說明0000保持0011保持0101置10111置11000置01010置0110×禁止111×禁止觸發特點:

輸入信號R和S直接改變觸發器的狀態，稱為直接觸發。輸入信號的任何一次改變，都可能引起觸發器狀態變化。3.觸發特點和工作波形圖RSQQ置0置1保持禁止置0保持直接觸發抗干擾能力差!如R的窄脈沖。基本RS觸發器的特點（1）觸發器的次態不僅與輸入信號狀態有關，而且與觸發器的現態有關。（2）電路具有兩個穩定狀態，在無外來觸發信號作用時，電路將保持原狀態不變。（3）在外加觸發信號有效時，電路可以觸發翻轉，實現置0或置1。（4）在穩定狀態下兩個輸出端的狀態和必須是互補關系，即有約束條件。在數字電路中，凡根據輸入信號R、S情況的不同，具有置0、置1和保持功能的電路，都稱為RS觸發器。集成基本RS觸發器1S3S

邊沿觸發：同步信號的邊緣（上升沿、下降沿）實現同步觸發

電平觸發：電平（高、低電平）實現同步觸發；習慣上稱為同步觸發（狹義）。同步信號稱為時鐘脈沖CP（ClockPulse），一般為周期性矩形脈沖。6.2同步RS觸發器對于多位二進制信息，需要多個觸發器同時存儲其每一位。方法是：引入同步信號使觸發器同步存入數據。

觸發器的狀態改變時間受同步信號控制的觸發方式統稱為同步觸發（廣義）。CP＝1時，時鐘信號CP僅控制觸發器狀態改變的時間區間（CP=1）。觸發器的次態值由輸入信號R、S和現態確定。R、S作用的效果受同步信號的控制，故稱為同步輸入信號。電路組成和工作原理CP＝0時，控制信號受控信號特性方程同步RS觸發器的狀態表CPRS功能CP=1CP＝00××00保持0××11保持10000保持10011保持10101置110111置111000置011010置01110×禁止1111×禁止是RS觸發器的特性。主要特點2）觸發特點和波形圖（1）時鐘控制。在CP＝1期間接收輸入信號，CP＝0時狀態保持不變。這是與基本RS觸發器的顯著不同。（2）R、S之間有約束。不能允許出現R和S同時為1的情況，否則會使觸發器處于不確定的狀態。RSQCPQ保持保持置1置0置0禁止可屏蔽CP=0期間的干擾脈沖!不能屏蔽CP=1期間的干擾脈沖!例6.1試分析下圖所示的4位二進制數碼寄存器的工作原理。

解：數碼從數據端D3D2D1D0輸入，從觸發器的Q3Q2Q1Q0輸出，LD（Laod）是寄存器裝載控制信號，即同步信號。當LD=0時，4個同步RS觸發器的Q不變，存儲已裝入的數據。

當LD=1時，輸入數據裝載入同步RS觸發器。同步觸發器的另一個缺點是直通現象。當CP=1時，3個觸發器的輸出完全相同；當CP=0時，3個觸發器存儲相同的值。為了消除直通現象，級聯觸發器必須是邊沿觸發器。例如，邊沿觸發器:

利用同步信號的邊沿（上升沿或下降沿）實現同步的觸發器。6.3邊沿觸發器

實現邊沿觸發的方式有主從型、傳輸延時型和維持阻塞型。

各種觸發方式都可以實現不同功能的觸發器，即: RS觸發器，JK觸發器，D觸發器，T觸發器，T’觸發器

本節介紹主從型RS觸發器、傳輸延時型JK觸發器和維持阻塞型D觸發器。6.3.1主從型RS觸發器6.3.2傳輸延時型JK觸發器6.3.3維持阻塞型D觸發器

當CP=1時，反相器使從（S,slave）觸發器狀態保持不變；主（M,master）觸發器接收輸入信號R、S。

電路組成和工作原理從觸發器主觸發器CP反相

當CP=0時，主觸發器保持在CP=1期間內接收的信息；同時，從觸發器在CP由1變0后的短暫時間內接收主觸發器的狀態（CP的下降沿↓）；而在CP=0的后期不再變化（因主觸發器不變）。

6.3.1主從型RS觸發器特性方程同步RS觸發器的狀態表CPRS功能CP=↓CP無↓無↓××00保持無↓××11保持↓0000保持↓0011保持↓0101置1↓0111置1↓1000置0↓1010置0↓110×禁止↓111×禁止是RS觸發器的特性。2）電路特點和波形圖

采用主從控制結構，從根本上解決了輸入信號直接控制的問題。但仍然存在著約束問題，即在CP＝1期間，輸入信號R和S不能同時為1。

CP=1期間接收輸入信號；CP下降沿到來時輸出狀態發生改變。即：主從RS觸發器的輸入數據是CP=1期間的R、S值，觸發器的輸出則相對于輸入信號延遲到CP的下降沿變化。

在邏輯符號中，用“╖”表示這種延遲作用。此外，邏輯符號中CP的“三角”表示邊沿觸發，小圓則進一步指明是下降沿觸發。RSQCPQ保持保持置1置0置0禁止可屏蔽CP=0期間的干擾脈沖!不能屏蔽CP=1期間的干擾脈沖!6.3.2傳輸延時型JK觸發器

在傳輸延時（tpd）內門電路的輸出不能跟隨其輸入變化，即其輸出具有保持作用。利用門電路的這一保持作用可構成傳輸延時型邊沿觸發器。2個與非門在傳輸延時內可暫存JK信息2個與或非門交叉反饋組成RS觸發器

電路組成和工作原理（1）CP=0時，觸發器保持不變00011RS觸發器111（2）時鐘CP=1()時，觸發器仍然保持不變(3)時鐘CP下降沿到（），觸發器狀態變化00011特性方程：J、K是距CP下降沿之前tpd秒的任意邏輯值。tpd是納秒級，可以認為J、K是CP下降沿前瞬的任意邏輯值。JK觸發器的狀態表對J、K無約束！CPJK功能無↓××00保持無↓××11保持↓0000保持↓0011保持↓0100置0↓0110置0↓1001置1↓1011置1↓1101翻轉↓1110翻轉CP=↓CP無↓2）時序圖和觸發特點只要窄脈沖干擾不出現在CP的下降沿，則不影響觸發器的輸出狀態。由本例推廣，傳輸延時型邊沿觸發器抗干擾能力強。

狀態圖是反映時序數字電路狀態轉換及狀態轉換條件的圖形，它可以描述時序電路的功能。

各種觸發器的功能都可用狀態圖表示。觸發器的狀態圖僅反映其功能，與觸發方式（工作原理）無關。

JK觸發器的狀態圖：

觸發器有2個狀態：0和1，用圓圈表示；箭頭表示狀態轉換的方向和一個有效的時鐘（例如，邊沿JK觸發器的下降沿），旁邊注明狀態轉換條件。例如，觸發器由0態轉換為1態的條件是：J=1，K=╳（0或1）。

3）狀態圖JK觸發器的狀態表

狀態圖可由觸發器的特性方程，或狀態表導出。J=╳K=1J=1

K=╳J=╳K=0J=0K=╳01翻轉0111↓翻轉1011↓置11101↓置11001↓置00110↓置00010↓保持1100↓保持0000↓功能KJCP1）電路結構和工作原理（1）CP=0時，6.3.3維持阻塞D觸發器（2）在CP=1的前端（），與非門基本RS觸發器控制電路DDDDRS（3）在CP=1的后端（）,

維持阻塞保證基本RS觸發器的RS端不隨D端變化，因此Q端不變化。與非門基本RS觸發器控制電路DDD=01置0維持置1阻塞D=10置0阻塞置1維持CP=↑特點:抗干擾能力極強，工作速度很高。維持阻塞型D觸發器的狀態表表中“↑”表示CP由0跳變為1的上升沿;D是CP上升沿前瞬的輸入邏輯值。CPD功能↑000置0↑010置0↑101置1↑111置1

在時鐘脈沖CP作用下，D觸發器僅具有置0和置1功能，常用于存儲1位二進制碼，故稱為數碼（Digit）觸發器。CP=↑Rd和Sd：不受時鐘信號控制復位和置位信號。RdSdCPD功能01×××0異步復位10×××1異步置位00××××禁止11↑000置011↑010置011↑101置111↑111置12）異步復位和置位D1和D2：受時鐘信號控制的數據輸入信號。

只要窄脈沖干擾不出現在CP的上升沿，則不影響觸發器的輸出狀態。此外，異步輸入端的作用優先（見Sd=0處）。由本例推廣，維持阻塞型邊沿觸發器抗干擾能力強。波形圖DQCPRdSd集成邊沿D觸發器注意：CC4013的異步輸入端RD和SD為高電平有效。CP上升沿觸發6.4觸發器邏輯功能的轉換

觸發器的電路結構確定觸發方式和實現邏輯功能的原理。

前述章節已經闡述了用直接觸發、同步觸發和邊沿觸發分別實現RS觸發器、D觸發器和JK觸發器的原理。本節首先介紹用維持阻塞D觸發器轉換為T觸發器和T’觸發器，然后，闡明“任何一種觸發方式都可以實現每一種功能的觸發器”。6.4.1維持阻塞D觸發器轉換為T和T’觸發器*6.4.2觸發器的邏輯功能轉換方法6.4.1維持阻塞D觸發器轉換為T和T’觸發器

在有效時鐘作用下，具有觸發翻轉和保持2種功能的觸發器稱為T觸發器；僅具有觸發翻轉功能的觸發器稱為T’觸發器。用1個維持阻塞D觸發器和1個異或門可組成維持阻塞T觸發器。在CP=0時，維持阻塞D觸發器處于穩態，即現態。因此，在CP=↑時，維持阻塞D觸發器變化為次態。在CP=1時，維持阻塞D觸發器保持，直到下一次觸發。維持阻塞型T觸發器的狀態表CPT功能↑000保持↑011保持↑101翻轉↑110翻轉T=0：T=1：電路仍然是維持阻塞型觸發器。即功能轉換不改變觸發方式！

當T恒為1時，T觸發器轉化為T’觸發器，其特性方程為：RS觸發器JK觸發器D觸發器T觸發器T′觸發器特性方程置0置1保持翻轉

觸發器邏輯功能歸納√√√√√√√√√√√√6.4.2觸發器的邏輯功能轉換方法例如，將維持阻塞D觸發器轉換為維持阻塞JK觸發器用維持阻塞D觸發器轉換為其他邏輯功能觸發器的框圖：令J=S、K=R，增加約束RS=0，則JK觸發器就轉換為RS觸發器。令J=K=T，則JK觸發器就轉換為T觸發器。轉換步驟：（1）寫出已有觸發器和待求觸發器的特性方程。（2）變換待求觸發器的特性方程，使之形式與已有觸發器的特性方程一致。（3）比較已有和待求觸發器的特性方程，根據兩個方程相等的原則求出轉換邏輯。（4）根據轉換邏輯畫出邏輯電路圖。觸發器功能轉換方法：令已有觸發器和待求觸發器的特性方程相等，求出轉換邏輯。

推廣到一般，任何一種觸發方式（直接觸發、同步觸發和邊沿觸發）都可以實現每一種功能的觸發器。

已闡明了：用維持阻塞觸發方式實現了所有功能的觸發器！T觸發器特性方程：比較特性方程，得：電路圖JK觸發器→T觸發器例：將JK觸發器轉換為T和T＇觸發器JK觸發器特性方程：T＇觸發器特性方程：比較特性方程，得：電路圖變換T＇觸發器的特性方程：JK觸發器→T＇觸發器JK觸發器特性方程：6.5觸發器的動態特性觸發器由門電路組成，每個門都存在傳輸延時。因此，觸發器的輸入信號、時鐘信號必須在時間順序上恰當配合，才能保證觸發器穩定可靠地實現其邏輯功能。觸發器同步輸入信號與時鐘信號之間的時間關系稱為觸發器的動態特性。設每個與非門的傳輸時間為tpd。

下面以維持阻塞D觸發器為例介紹觸發器的動態特性。

1）數據建立時間

tset2）數據保持時間

th邊沿D

觸發器的tset和th均在20ns左右。在時鐘有效沿前輸入信號D必須穩定的最小時間。

tset=2tpd

在時鐘有效沿后輸入信號D必須保持穩定的最小時間。

th=2tpd

0100113)輸出低電平到高電平的傳輸時間tCPLH4)輸出高電平到低電平的傳輸時間tCPHLtCPHL=2tpd

在時鐘有效沿后觸發器的輸出從低電平變化到高電平的傳輸時間。

在時鐘有效沿后觸發器的輸出從高電平變化到低電平的傳輸時間。

tCPLH=3tpd5)觸發器傳輸延遲時間tf在時鐘有效沿后輸出狀態到達穩定需要的時間。01001106)時鐘的低電平時間tCPL和高電平時間tCPH

時鐘是上升沿有效，則

tCPL>tsettCPH>tf

時鐘周期為：TCP=tset+tf。7)最大時鐘頻率ｆmax：在連接為T’觸發器的情況下，觸發器能正常工作的最高時鐘頻率。ｆmax=1/TCP

0100110觸發器小結

觸發器是數字電路的極其重要的基本單元。觸發器有兩個穩定狀態，在外界信號作用下，可以從一個穩態轉變為另一個穩態；無外界信號作用時狀態保持不變。因此，觸發器可以作為二進制存儲單元使用。

觸發器的邏輯功能可以用狀態表、卡諾圖、特性方程、狀態圖和波形圖等5種方式來描述。觸發器的特性方程是表示其邏輯功能的重要邏輯函數，在分析和設計時序電路時常用來作為判斷電路狀態轉換的依據。邏輯功能RS觸發器JK觸發器D觸發器T觸發器T′觸發器特性方程同一種功能的觸發器，可以用不同的電路結構形式來實現；反過來，同一種電路結構形式，可以構成具有不同功能的觸發器。6.6555定時器6.6.1555定時器的功能6.6.2555定時器組成施密特觸發器6.6.3555定時器組成單穩態觸發器6.6.4555定時器組成多諧振蕩器

數字電路需要規則的脈沖信號：一致的邏輯電平和陡峭的邊沿。獲取規則的數字信號通常有兩種途徑：

1。用整形電路把已有的信號整形成數字信號；

2。通過多諧振蕩電路自激產生脈沖信號。

555定時器不但可以構成整形電路，還可以組成自激振蕩電路。

555定時器是一種應用十分廣泛的集成組件，有TTL集成電路和CMOS集成電路，它們的工作原理和功能相似。下面以CMOS集成定時器為例介紹555定時器的原理和應用。6.6.1555定時器的功能電阻分壓器比較器RS觸發器反相器和NMOS管管腳圖反相同相TH（電位）（電位）Rd(邏輯電平)OUT(邏輯電平)DIS(NMOS管)

CH7555的功能

××低電平低電平導通>2VDD/3>VDD/3高電平低電平導通<2VDD/3>VDD/3高電平保持保持×<VDD/3高電平高電平截止2VDD/3VDD/3輸出保持是指進入本組輸入之前的輸出狀態

6.6.2555定時器組成施密特觸發器高電位觸發端TH和低電位觸發端并聯。DIS端外接上拉電阻，則DIS端與OUT端的邏輯狀態相同。

施密特觸發器THRdOUTDISⅹⅹ低電平低電平導通>2VDD/3>VDD/3高電平低電平導通<2VDD/3>VDD/3高電平保持保持ⅹ<VDD/3高電平高電平截止查表THRdOUTDISⅹⅹ低電平低電平導通>2VDD/3>VDD/3高電平低電平導通<2VDD/3>VDD/3高電平保持保持ⅹ<VDD/3高電平高電平截止邏輯符號查表2）施密特觸發器的應用

脈沖幅度和邊沿整形

三角波變換成矩形波

2VDD/3VDD/32VDD/32VDD/3脈沖鑒幅

集成施密特觸發器四二輸入施密特觸發與非門集成施密特觸發器在集成電路手冊中被歸類在門電路中六單輸入施密特觸發非門6.6.3555定時器組成單穩態觸發器單穩態觸發器輸入輸出定時電路定時電容可通過MOS放電

單穩態觸發器具有一個穩態和一個暫穩態。

當無觸發輸入時，電路處于穩態；當輸入觸發信號時，電路由穩態翻轉至暫穩態，經過一定時間后，電路會自動地返回到穩態。

暫穩態的持續時間與輸入信號無關，僅取決于電路本身的參數。THRdOUTDISⅹⅹ低電平低電平導通>2VDD/3>VDD/3高電平低電平導通<2VDD/3>VDD/3高電平保持保持ⅹ<VDD/3高電平高電平截止沒有觸發脈沖輸入時電路處于穩態。輸入負跳變窄脈沖觸發，電路進入暫穩態。電容放電結束回到穩態穩態暫穩態暫穩態持續時間：注意：要求輸入脈沖寬度TI小于輸出脈沖寬度Tw。否則，電路轉化為反相器。邏輯符號2.單穩態觸發器的應用

脈沖鑒寬

脈沖延遲

應用舉例：聲控定時控制開關

555定時器構成單穩態觸發器。聲音負脈沖觸發555輸出端輸出高電平，