3本章學(xué)習(xí)5.3半導(dǎo)體隨機(jī)器和只讀5.4主器的連接與控5.5提高主存讀寫速度的技5.8虛擬4本章了解：器的分類方法和系統(tǒng)的層理解：主器的基本結(jié)構(gòu)、單元和主存掌握了解：半導(dǎo)體隨機(jī)器（靜態(tài)RAM和動(dòng)態(tài)理解：動(dòng)態(tài)RAM的刷了解：RAM的基本結(jié)理解：各種不同類型的掌握：主器容量的各種擴(kuò)展方理解：主器和CPU的軟連了解：Cache系統(tǒng)和虛擬器的概55.1系統(tǒng)的組系統(tǒng)和器是兩個(gè)不同的 然后討論它們是如何構(gòu)成一 系統(tǒng)的65.1.1器分按器在計(jì)算機(jī)系統(tǒng)中的作用分⑴高速緩沖度可以與CPU的速度相匹配，但容量⑵主7 器在計(jì)算機(jī)系統(tǒng)中的作用分類（續(xù)⑶輔 8按存取方式分⑴隨機(jī)存取器⑵只讀器其特點(diǎn)是：器的內(nèi)容只能隨機(jī)讀出而不能寫入。這類器常用來(lái)存放那些不需要9按存取方式分類（續(xù)⑶順序存取器⑷直接存取器 介質(zhì)分⑴磁 電而丟失；但磁 器的讀出是破壞性讀讀出之后磁芯的內(nèi)容一律變?yōu)椤?⑵半導(dǎo) 采用半導(dǎo)體器件制造 器，主要 低、功耗較大、成本較高。半導(dǎo)體 信息會(huì)因?yàn)閿嚯姸鴣G失 按介質(zhì)分類（續(xù)⑶磁表面⑷光 按信息的可保存性分器，稱非易失性器系統(tǒng)系統(tǒng)為了解 容量、存取速度和價(jià)格之 ，通常把各種不 容量、不同存 使用的在Mn多 層層圖5-1多 層Cache－主 層次 系統(tǒng)圖5-2(a)Cache系 主存?輔 層次（虛 系統(tǒng) 輔輔助軟硬主主輔圖5-2(b)虛 系 主它用來(lái)存放計(jì)算機(jī)運(yùn)行期間所需要的和數(shù)據(jù)，CPU可直接隨機(jī)地對(duì)它進(jìn)行器的器的體體

圖5-3主存的

器的基本結(jié)構(gòu)（續(xù)體是 器 ，器的基本結(jié)構(gòu)（續(xù)數(shù)據(jù)都存放 體中I/O和讀寫電路包括讀出放大器器單器信息的最小單位。一個(gè)二進(jìn) 單元的編號(hào)稱為地址，地址和單元間有一對(duì)一的對(duì)應(yīng)關(guān) 器 單元（續(xù)IBM370機(jī)是字長(zhǎng)為32位的計(jì)算機(jī)， 字地010123456789圖5- 48

字節(jié)地址器器單元（續(xù) 字地址1010325424

圖5-4 器的主要技術(shù)指 容 16位，若改用字節(jié)數(shù)表示，則可記128K字節(jié)（128KB）2.存取速 2.存取速度（續(xù) 生） 存取速度（續(xù)縮短存取周增 字長(zhǎng)增 體可靠可靠性是指在規(guī)定的時(shí)間功其發(fā)熱的程度。通常希望功耗要導(dǎo)體器的工作功耗與維持功耗是不同數(shù)據(jù) （8位）、半字（16位）、單字（32位 字單雙不浪費(fèi)器資源的存放方字64位（8個(gè)字節(jié) 字64位（8個(gè)字節(jié)從字的起始位置開始存放的方字64位（8個(gè)字節(jié)從字的起始字64位（8個(gè)字節(jié)邊界對(duì)齊的數(shù)據(jù)存放字64位（8個(gè)字節(jié) 單元，它 器的最基本構(gòu)件， 靜態(tài)RAM，即SRAM（StaticRAM）和6管SRAM單元電來(lái)信息的，從圖5-6中可以看T1～T6管構(gòu)成一個(gè)單元的主體，能存器和小容量主存系66管單元A

圖5-66管SRAM單元電4管 單元電 4管 單元電

圖5-74管 單元電單管DRAM單單管 單元電 C圖5-8單管 單元電動(dòng)態(tài)RAM的刷1.刷新切是定時(shí)若陣中的一行為單位進(jìn)行的刷新方⑴集中刷新 刷新時(shí)間 矩陣行數(shù)×刷新周2.刷新方式（續(xù)對(duì)具有1024個(gè)單元（32×32讀讀寫操刷01……3968個(gè)周期（198432個(gè)周期（16刷新間隔（2圖5-9集中刷新方式示意 2.刷新方式（續(xù) 2.刷新方式（續(xù)⑵分散刷新 讀寫刷…讀寫刷刷新間讀寫刷…讀寫刷刷新間隔（32圖5-10分散刷新方式2.刷新方式（續(xù) （2ms）2.刷新方式（續(xù)⑶異步刷新這種刷新方式是前兩種方式的 2.刷新方式（續(xù)讀讀刷讀刷…讀刷刷新間隔（2圖5-11異步刷3.刷新控 DRAM的刷新要注意的⑴刷新對(duì)CPU是透明⑵每一行中各 ⑷因?yàn)樗? 容量著手 分 RAM（續(xù)為行地址和列地址，行地址由行地

送 ，列地址列地址選通信號(hào) 送 地址譯碼方⑴單譯碼器（M個(gè)字，每字b位），排列成M長(zhǎng)為b位的單元，經(jīng)過b根位線可讀出或?qū)懭隻位信息。字結(jié)構(gòu)、單譯碼方式00.…32×8.…0……7………………3D0D1 圖5-12字結(jié)構(gòu)、單譯碼方式字結(jié)構(gòu)、單譯碼方式以這種方式只適用于容量不大的器2.地址譯碼方式（續(xù)⑵雙譯碼供Y地址 譯碼。X和Y兩個(gè)方向的 2.地址譯碼方式（續(xù) 位結(jié)構(gòu)、雙譯碼方式

....

………….…_

…63,63… …Y…

. YZ

圖5-13位結(jié)構(gòu)、雙譯碼方式 位結(jié)構(gòu)、雙譯碼方式器，就需要把b片M×1 列連接起來(lái)，即在Z方向 b 3.RAM的讀寫時(shí)⑴SRAM讀寫允許改變，片選CS在地址有效之后變?yōu)橛袛?shù) 數(shù)據(jù)輸圖5-14(a)靜態(tài)RAM的讀時(shí) 3.RAM的讀寫時(shí)序（續(xù) 數(shù) 數(shù)據(jù)輸圖5-14(b)靜態(tài)RAM的寫時(shí) 3.RAM的讀寫時(shí)序（續(xù)⑵DRAM讀寫時(shí)在讀周期中，行地址必須在RAS有效之前有效，列地址也必須在 有效前有效，且在CAS到來(lái)之前，必須為電平，并保持到 脈沖結(jié)束之后 的數(shù)據(jù)必須保持到CAS變?yōu)榈碗娖街蟆Ｔ赗AS 寫 器

全部有效動(dòng)態(tài)RAM的讀寫時(shí)讀周讀周寫周地 行地 列地 地 行地 列地?cái)?shù) 數(shù)據(jù)輸 數(shù)

數(shù)據(jù)輸 圖5-15動(dòng)態(tài)RAM的讀寫時(shí)5.3.4半導(dǎo)體只 器1.ROM的類⑴掩膜式要求在的生產(chǎn)過程中直接寫的，寫入之后任何人都無(wú)法改變其內(nèi)用戶對(duì)制造廠的依賴性過大，靈活性1.ROM的類型（續(xù)⑵一次可編程PROM允許用戶利用專門的 （或改為“0”）。雙極型PROM結(jié)構(gòu)，一種是熔絲燒斷型，另一種是 1.ROM的類型（續(xù)⑶可擦除可編程EPROM又可分為兩種：紫外線（UVEPROM）和電擦除（EEPROM）。。ROM的類型（續(xù) 那個(gè)單元的內(nèi)容；以數(shù)據(jù)塊擦除方式操作時(shí)，可擦除數(shù)據(jù)塊內(nèi)所有單元的內(nèi)容ROM的類型（續(xù)⑷閃速閃速器（flashmemory）是20片選5.3.5半導(dǎo) 器的封 （非奇偶校驗(yàn)）或9個(gè)這樣（奇偶校驗(yàn)）2.內(nèi)存內(nèi)存條實(shí)際上是一條焊有多的印刷電路板，插在主板內(nèi)存插槽器。72線的SIMM，數(shù)據(jù)線的寬32位（非奇偶校驗(yàn)）或36位（奇偶驗(yàn)），每一個(gè)就可以構(gòu)成具有某種容32位數(shù)據(jù)寬度的 器2.內(nèi)存條（續(xù)線內(nèi)存條。而DDRDIMM每面92線，雙 2.內(nèi)存條（續(xù) 主儲(chǔ)器往往要由一定數(shù)量的構(gòu)成的。由若干構(gòu)成的主存還需要與CPU連接才能在CPU的正確控制下完成讀寫操主存容量的問題。根據(jù)器所要求的容量和選定的容量，就可以計(jì)算出總

總片數(shù)容量/位擴(kuò) 聯(lián)起來(lái)，而將 的數(shù)據(jù)線單獨(dú)列出如用64K×1的 組64K×8 器，所 數(shù)為64K64K

=8位擴(kuò)展（續(xù) 的地址線A15～A0分別連在一起， 片選信號(hào)CS以及讀寫控制信號(hào)WE也都分別連 相應(yīng)單位擴(kuò)展連接.3.4.3.4.5.6.7.81.2.........…………圖5-16位擴(kuò)展連接字?jǐn)U線、讀寫線并聯(lián)，由片選信號(hào)來(lái)區(qū)分。器6K8需 16K

=42.字?jǐn)U展（續(xù)與器相連；而僅有14根地址線、8根數(shù)據(jù)線。四個(gè)的地A13～A0、數(shù)據(jù)線D7～D0及讀寫控制E都是同名信號(hào)并聯(lián)在一起；A15、A14經(jīng)過一個(gè)地址譯產(chǎn)生四i選信號(hào)，分別選中四個(gè)中的一個(gè)i字?jǐn)U展連接A15～A

AY譯o譯oCSCS

CS

CS

CSoCS

o WED

WED

WED

0.

.

. D7～D0 圖5-17字?jǐn)U展連接字?jǐn)U展（續(xù)低地址0000000000000000B第二片低地址0100000000000000B低地100000000000字和位同時(shí)擴(kuò)字和位同時(shí)擴(kuò)展連接

16K×4。16K×4

16K×4o16K×4

o

. oo。oo

。o16K×o

oo16K×o

. ..圖5-18字和位同時(shí)擴(kuò)展連接的地的地址分配和CPU要實(shí)現(xiàn)對(duì)單元的， 線選 單，選擇無(wú)須外加邏輯電路，但僅適用于連接較少的場(chǎng)合。同時(shí)，線選法不能充分利用系統(tǒng)的器空間，且把地址空間分成了相互的區(qū)域，給編程帶來(lái)了一定的。全譯碼 別接 的片選端，以實(shí)現(xiàn)的選儲(chǔ)區(qū)，但全譯碼法對(duì)譯碼電路要求較部分譯就是說(shuō)，8KRAM中的任一 單元，都應(yīng)有2(20-13)=27個(gè)地址，這種一 單元出多個(gè)地址的現(xiàn)象稱地址3.部分譯碼（續(xù)4每片2K×8的1M=256K4的區(qū)器和CPU的器和CPU的連主存和CPU之間的硬連 數(shù)地址，以確定要的單元。MDR是屬于主存，但在小微型機(jī)中常放在CPU91地址k數(shù)據(jù)n地址k數(shù)據(jù)n主存容2k字nCPU對(duì)主存的基本操讀操Waitfor工作完成信

等 讀出息經(jīng)數(shù)據(jù)總線送至CPU寫操寫操作是指將要寫入的信息CPU所指定 單元中，其操作過程是令Waitfor工作完成信

CPU發(fā)寫等待計(jì)算機(jī)在運(yùn)行過程中，主存要CPU頻繁地交換數(shù)據(jù)。為了檢測(cè)和校。。主存的奇偶校 9位信息（其中8位數(shù)據(jù)，1位奇偶校驗(yàn)位）息中“1”的個(gè)數(shù)總是奇 錯(cuò)誤檢驗(yàn)與校正，將取到的實(shí)際數(shù)據(jù)和它的ECC碼快速比果匹配，則實(shí)際數(shù)據(jù)被傳給CPU；如果不匹，則ECC碼的結(jié)構(gòu)能夠?qū)⒊鲥e(cuò)的一位（或幾）鑒別出來(lái)，然后改正錯(cuò)誤，再將數(shù)據(jù)傳如果又如果又PC系列微機(jī) 器接8 器接 16 器接 體，與高8位數(shù)據(jù)總線相80868086

奇……o

……o

圖5-218086的器組

8086和主存之間可以傳送一個(gè)（8位）數(shù)據(jù)，也可以傳送一個(gè)字（16位器接口（器接口（續(xù) 體進(jìn)行數(shù)據(jù)傳0011

特全字（規(guī)則字）在數(shù)據(jù)總線高8位上字節(jié)傳在數(shù)據(jù)總線低8位上字節(jié)傳備 信息傳送

32位器接 處理器設(shè)有4個(gè)引腳BE3E0 64位器接 （Pentium）或8GB（Pentium體選擇通過選擇信號(hào)BE

BE

實(shí)現(xiàn)如果要傳送一個(gè)64位數(shù)，那么8 DRAM、EDODRAM、SDRAM、DDRSDRAM和RDRAM，出現(xiàn)了各種主 主存與CPU速度的FPM傳統(tǒng)的DRAM是通過分頁(yè)技術(shù)FPMDRAM通過保持行地址不變而只改FPMDRAM還支持突發(fā)模式 問 FPMDRAM（續(xù) 準(zhǔn)的FPMDRAM可獲得5-3-3-3的突發(fā)模EDOEDODRAM是在FPMDRAM基礎(chǔ)上加以 等待當(dāng)前的讀寫周期完成即可啟動(dòng)下一個(gè)讀寫周期，即可以在輸出一個(gè)數(shù)據(jù)的過程中準(zhǔn)備下一個(gè)數(shù)據(jù)的輸出。EDODRAM采用一種特殊的EDODRAM（續(xù)EDODRAM可獲得5-2-2-2的突發(fā)模式周FPMDRAM相近。 以加快系統(tǒng)的整體執(zhí)行效率。目前EDODRAM部分采用168線的DIMM封裝，存取時(shí)間50～70ns夠共個(gè)時(shí)鐘周期，以相同的速度同步工作SDRAM（續(xù)控制器作用下另一個(gè)矩陣已準(zhǔn)備好讀寫數(shù)據(jù)。通過兩個(gè)矩陣的緊密配合，存取效率主流

DDRDDRSDRAM也可以說(shuō)是DDRSDRAM不僅能在時(shí)鐘脈沖的上升沿Rambus使用FPM/EDO或SDRAM的傳統(tǒng)主存系統(tǒng)稱為寬通道系統(tǒng)，它們的主存通道和處理器的數(shù)據(jù)總線一樣寬。RDRAM卻16位數(shù)據(jù)（加上2個(gè)可選的校驗(yàn)位），但速度卻快得多。目前，RDRAM的容量一般為64Mb/72Mb或128Mb/144Mb，組織結(jié)構(gòu)為4M或8M×16位、4M或8M×18位（18ECC。5.5.6RambusDRAM（續(xù)RambusDRAM引入了RISC（精簡(jiǎn)指而PC-133的帶寬為133MHz×64位÷8=1.06GB/s，PC-266則為2.12GB/s5.5.6RambusDRAM（續(xù)。因此，任何不含RDRAM的插槽必須填入接模（Rambus終結(jié)器）以保證路徑是完整5.5.6RambusDRAM（續(xù)目前，由RDRAM構(gòu)成的系統(tǒng)器已經(jīng)開始應(yīng)用于現(xiàn)代微機(jī)之中，并可能成為服務(wù)器及其他。 器并器址寄存器和譯碼電路，按同一地址并各自的對(duì)應(yīng)單元。例如：CPU址A，則n 器中的所有A單元同時(shí) 器的字長(zhǎng)為w位，則單體多字并行系….Mn-.Mn-地址譯地圖5-25單體多字并行系 交 多體交 … 圖5-26多體交

模4交叉編 器的運(yùn)行速度則接近甚至等于CPU址寄存器和譯碼電路，按同一地址并各自的對(duì)應(yīng)單元。例如：CPU址A，則n 器中的所有A單元同時(shí) 器的字長(zhǎng)為w位，則程序的局部性原單元被，則可能該單元會(huì)很快被再是指如果一個(gè)單元被，則該單元鄰近的單元也可能很快被。這是因?yàn)槌绦蛑写蟛糠种噶钍琼樞颉㈨樞驁?zhí)行的，數(shù)據(jù)一般在一起量較小的Cache中，使CPU的訪存操作大多針對(duì)Cache進(jìn)行，從而使程序的執(zhí)行速度Cache的基本結(jié) Cache的基本

來(lái)自.命Cache.命Cache比較修改標(biāo)訪標(biāo)記命中Cache地塊（多字訪數(shù)單塊內(nèi)地塊替換算標(biāo)數(shù)主存標(biāo)塊塊內(nèi)地直接

或來(lái)自 Cache的讀寫Cache的讀操Cache的寫操地址全相聯(lián)映 全相聯(lián)映 012 圖5-29(a)全相聯(lián)映

直接映直