1、控制單元設計第1頁，共108頁，2022年，5月20日，0點39分，星期四10.1 硬布線控制器(組合邏輯控制器)組合邏輯線路指令 譯碼 器節拍電位/脈沖發生器微操作控制信號指令寄存器IR結果反饋信息M1MiT1TkI1ImC1CnB1Bj啟動/停止 時鐘/復位第2頁，共108頁，2022年，5月20日，0點39分，星期四10.1.1 硬布線控制器基本原理微操作控制信號的函數表達式： C=(ImMiTkBj) 例：讀主存信號C3 - (RD) 取指令在M1被激活 或LDA ADD AND M3 C3=M1+M3（LDA+ADD+AND） C3=T2M1+T1M3（LDA+ADD+AND）第3頁

2、，共108頁，2022年，5月20日，0點39分，星期四硬布線控制器基本原理微操作控制信號的函數表達式： =immjkinIBTMC)(第4頁，共108頁，2022年，5月20日，0點39分，星期四10.1.2 設計過程列出所有機器指令的流程圖； 找出產生同一微操作控制信號的條件； 寫出各微操作控制信號的布爾表達式； 化簡各表達式； 利用電路或門陣列實現。 第5頁，共108頁，2022年，5月20日，0點39分，星期四微命令與微操作打開或者關閉控制門的控制信號為微命令微命令是控制信號最小，最基本的單位微命令帶來的執行部件的動作稱為微操作互斥性微命令相容性微命令第6頁，共108頁，2022年，5

3、月20日，0點39分，星期四圖中相斥性的微操作有：( + 、 、 M ) ( 4、 6、 8 ) ( 5、 7、 9 )圖中相容性的微操作有：1、2、3(4、6、8) 與 (5、7、9)兩組中各取一個任意組合ALUCy操作數X操作數Y左路開關選擇R1R2R3DR123468579-M+第7頁，共108頁，2022年，5月20日，0點39分，星期四分析下列CPU中的互斥性控制信號(從數據通路和邏輯上考慮)DRBUSLDIR第8頁，共108頁，2022年，5月20日，0點39分，星期四 2.微操作的節拍安排采用 同步控制方式CPU 內部結構采用非總線方式一個 機器周期 內有 3 個節拍（時鐘周期）

4、C2控制信號 M D RPC M A RIRACCU時鐘ALUC1C5C9C0C10C3C7C4C6C12C11C8標志控制信號第9頁，共108頁，2022年，5月20日，0點39分，星期四 (1). 安排微操作時序的原則原則一 微操作的 先后順序不得 隨意 更改原則二 被控對象不同 的微操作 盡量安排在 一個節拍 內完成原則三 占用 時間較短 的微操作 盡量 安排在 一個節拍 內完成 并允許有先后順序第10頁，共108頁，2022年，5月20日，0點39分，星期四(2). 取指周期 微操作的 節拍安排PC MARM ( MAR ) MDRMDR IR( PC ) + 1 PC原則二原則二原則

5、三(3). 間址周期 微操作的 節拍安排M ( MAR ) MDRMDR Ad（IR）T0T1T2T0T1T21 ROP ( IR ) IDAd ( IR ) MAR1 R第11頁，共108頁，2022年，5月20日，0點39分，星期四(4). 執行周期 微操作的 節拍安排 CLA COM SHRT0T1T2T0T1T2T0T1T2AC0 AC0L ( AC ) R ( AC )0 ACAC AC第12頁，共108頁，2022年，5月20日，0點39分，星期四 CSL STP ADD X STA XR ( AC ) L ( AC )AC0 ACnT0T1T20 GT0T1T2T0T1T2T0T

6、1T2Ad ( IR ) MARM ( MAR ) MDR ( AC ) + ( MDR ) ACAd ( IR ) MARAC MDRMDR M ( MAR )1 R1 W第13頁，共108頁，2022年，5月20日，0點39分，星期四 LDA X JMP X BAN XT0T1T2Ad ( IR ) MARM ( MAR ) MDRMDR ACT0T1T2T0T1T2Ad ( IR ) PC1 RA0 Ad ( IR ) + A0 PC PC第14頁，共108頁，2022年，5月20日，0點39分，星期四(5). 中斷周期 微操作的 節拍安排T0T1T20 MARPC MDRMDR M (

7、 MAR )硬件關中斷向量地址 PC中斷隱指令完成1 W第15頁，共108頁，2022年，5月20日，0點39分，星期四3、組合邏輯設計步驟(1). 列出操作時間表T2T1T0 FE取指 JMPLDASATADDCOMCLA微操作命令信號狀態條件節拍工作周期標記PC MAR1 RM(MAR) MDR ( PC ) +1 PCMDR IROP( IR ) ID1 IND1 EXII間址特征第16頁，共108頁，2022年，5月20日，0點39分，星期四 組合邏輯設計步驟列出操作時間表T2T1T0 IND 間址JMPLDASATADDCOMCLA微操作命令信號狀態條件節拍工作周期標記Ad (IR)

8、 MAR1 RM(MAR) MDR MDR Ad (IR)1 EXIND間址周期標志第17頁，共108頁，2022年，5月20日，0點39分，星期四T2T1T0 EX執行 JMPLDASATADDCOMCLA微操作命令信號狀態條件節拍工作周期標記Ad (IR) MAR1 RM(MAR) MDR AC MDR(AC)+(MDR) ACMDR M(MAR) MDR AC0 AC組合邏輯設計步驟列出操作時間表1 W第18頁，共108頁，2022年，5月20日，0點39分，星期四組合邏輯設計步驟列出操作時間表T2T1T0 FE取指 JMPLDASATADDCOMCLA微操作命令信號狀態條件節拍工作周期

9、標記PC MAR1 RM(MAR) MDR ( PC ) +1 PCMDR IROP( IR ) ID1 IND1 EXII1111111111111111111111111111111111111111111111第19頁，共108頁，2022年，5月20日，0點39分，星期四組合邏輯設計步驟列出操作時間表T2 IND 間址T1T0JMPLDASATADDCOMCLA微操作命令信號狀態條件節拍工作周期標記Ad (IR) MAR1 RM(MAR) MDR MDR Ad (IR)1 EXIND11111111111111111111第20頁，共108頁，2022年，5月20日，0點39分，星期四

10、組合邏輯設計步驟列出操作時間表T2T1T0 EX執行 JMPLDASATADDCOMCLA微操作命令信號狀態條件節拍工作周期標記Ad (IR) MAR1 RM(MAR) MDR AC MDR(AC)+(MDR) ACMDR M(MAR) MDR AC0 AC1 W1111111111111第21頁，共108頁，2022年，5月20日，0點39分，星期四(2). 寫出微操作命令的最簡表達式= FE T1 + IND T1 ( ADD + STA + LDA + JMP + BAN ) + EX T1 ( ADD +LDA )M ( MAR ) MDR= T1 FE + IND ( ADD + S

11、TA + LDA + JMP + BAN ) + EX ( ADD +LDA ) 第22頁，共108頁，2022年，5月20日，0點39分，星期四(3). 畫出邏輯圖特點 思路清晰 簡單明了 龐雜 調試困難 修改困難 速度快&11&FEINDEXLDAADDJMPBANSTAT1M ( MAR) MDR（RISC）&第23頁，共108頁，2022年，5月20日，0點39分，星期四4、硬布線控制器特點組成的網絡復雜； 無規則； 設計和調試困難； 不可改變指令系統和指令功能 適用于VLSI 速度快 第24頁，共108頁，2022年，5月20日，0點39分，星期四1.假設 CPU 在中斷周期用堆棧保

12、存程序斷點，且進棧時棧指針減一，出棧時棧指針加一。試寫出中斷返回指令（中斷服務程序的最后一條指令），在取指階段和執行階段所需的全部微操作命令及節拍安排。答： 組合邏輯設計的微操作命令： 取指： T0：PC MAR T1：MMAR MDR, PC+1 PC T2：MDR IR, OPIR 微操作形成部件 執行： T0：SP MAR T1：MMAR MDR T2：MDR PC, SP+1 SP 課堂練習與思考：第25頁，共108頁，2022年，5月20日，0點39分，星期四2.寫出組合邏輯控制器完成 STA X （ X 為主存地址）指令發出的全部微操作命令及節拍安排； T0 PC-MAR 1-R

13、T1 M(MAR)-MDR (PC)+1-PC T2 MDR-IR OP(IR)-ID T0 Ad(IR)-MAR 1-W T1 ACC-MDR T2 MDR-M(MAR) 課堂練習與思考：第26頁，共108頁，2022年，5月20日，0點39分，星期四3數M在A寄存器中，數N在內存某單元內，請寫出實現F=2M-N，并將結果保存在A寄存器的微操作序列，并加以注解（設加法器ADDER的兩個輸入來自A、B寄存器）。 答案：實現該功能的微操作序列如下：（1）P0：A2A； 2M送A寄存器（2）P1：BMBR； 取N送B寄存器（3）P2：ADDER非B，CIN1； 非N+1送加法器 P3：ADDERA

14、，ADD；2M送加法器（4）P4：AADDER； 2MN送A寄存器課堂練習與思考：第27頁，共108頁，2022年，5月20日，0點39分，星期四CU采用組合邏輯設計，因微操作控制信號全部由硬件產生，所以速度快，可用于構成高速的RISC機和巨型機。它的缺點：（1）邏輯實現復雜（2）不易擴展和修改。采用微程序設計方法可克服上述缺點。它是利用程序設計及存儲邏輯的概念，稱為微程序設計技術。它解決了設計的規整性問題，它將不規則的微操作命令變成了有規律的微程序，使控制單元的設計更科學合理。存儲邏輯又解決了可修改問題，簡化了控制器的設計任務，即不易出錯成本又較低；缺點是操作速度比較低。10.2 微程序設計

15、第28頁，共108頁，2022年，5月20日，0點39分，星期四10.2.1 微程序設計思想的產生1951 英國劍橋大學教授 Wilkes 完成一條機器指令微操作命令 1微操作命令 2微操作命令 n微指令 110100000微指令 n微程序00010010存儲邏輯一條機器指令對應一個微程序存入 ROM第29頁，共108頁，2022年，5月20日，0點39分，星期四1、微程序控制概念一條指令的處理包含許多微操作序列 這些操作可以歸結為信息傳遞、運算 將這些操作所需要的控制信號以多條微指令表示 執行一條微指令就給出一組微操作控制信號 執行一條指令也就是執行一段由多條微指令組成的微程序 10.2.1

16、 微程序控制的基本原理第30頁，共108頁，2022年，5月20日，0點39分，星期四程序微指令微程序第31頁，共108頁，2022年，5月20日，0點39分，星期四微程序控制器基本概念程序機器指令1機器指令2機器指令i機器指令n.微指令2微指令1微指令i微指令n.微程序第32頁，共108頁，2022年，5月20日，0點39分，星期四 2、微指令基本格式1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 LDLA LDR1 LDPC BUS IR(A) WE P2 下 址 L R0 L

17、DLB LDR0 PC1 LDIR RD LDAR LDDR P1 順序控制 L R1 L R2 bus L L bus bus BUS BUS bus BUS ALU BUS PC BUS DR DR(D) BUS 控制字段(微命令字段） (下地址字段) 第33頁，共108頁，2022年，5月20日，0點39分，星期四微指令格式 操作控制字段 操作控制字段直接給出多種微操作的控制信號 順序控制字段 用于控制微程序的執行順序 包括判斷邏輯字段和直接地址字段 直接地址字段存放下一條微指令的地址 判斷邏輯非零，則按約定好的規則，根據狀態修正直接地址字段，從而得到下一條微指令的地址 第34頁，共10

18、8頁，2022年，5月20日，0點39分，星期四控制字段測試字段下址字段 微指令周期取微指令周期 取指令周期？ 控制存儲器與主存差異？第35頁，共108頁，2022年，5月20日，0點39分，星期四10.2.2 微程序控制單元及工作原理1. 機器指令對應的微程序M+1MM+2P+1KK+2PP+2K+1取指周期微程序對應 LDA 操作的微程序對應 STA 操作的微程序間址周期微程序中斷周期微程序第36頁，共108頁，2022年，5月20日，0點39分，星期四2、微程序控制器組成原理框圖控制存儲器地址譯碼微地址寄存器OP地址轉移邏輯P字段控制字段微命令信號微命令寄存器指令寄存器IR狀態條件AR

19、IR 第37頁，共108頁，2022年，5月20日，0點39分，星期四3、取指令微程序取指令 取指令的微指令(簡稱取指微指令)地址送AR，并自動啟動控制存儲器進行讀操作，將讀出的微指令送IR，執行微指令,讀取指令到IR 第38頁，共108頁，2022年，5月20日，0點39分，星期四4、執行指令微程序執行指令： 根據IR中指令的功能，產生該指令微程序入口地址，微程序入口地址送入AR，讀CS，讀出的微指令送IR、(下址字段送AR)， 控制字段的微命令控制完成一組微操作 同時由微地址產生邏輯或微指令下址字段形成下條微指令地址，按取微指令，執行微指令過程重復執行完微程序實現指令的功能第39頁，共10

20、8頁，2022年，5月20日，0點39分，星期四5、執行指令微程序 采用微程序控制的計算機的工作過程是執行微指令序列的過程。 微指令控制了取指令操作， 多條微指令實現了指令的功能。 而微指令中的微命令使執行部件完成微操作，計算機的工作過程是執行程序的過程，微觀看，是執行指令的過程，再微觀一點看，是執行部件進行微操作的過程 第40頁，共108頁，2022年，5月20日，0點39分，星期四 6、微程序存放示意圖下址字段地址 1000XXXX0111XXXX0110XXXX0101XXXX0100XXXX0011XXXX0010XXXX0001XXXX0000操作控制字段 HALT64STA (R1

21、) ，R0 63JO 7562ADD R0，(81)61LAD R0，(80)60控制存儲器CS取指微指令加法微程序取數微程序存數微程序轉移微程序0000000001100000000000110010主存儲 第41頁，共108頁，2022年，5月20日，0點39分，星期四十進制加法（例）BCD碼4bit表示十進制 0 1 2 3 4 5 6 7 8 9 作加法時必須校驗 8+614 8+210 3+69 5+27 8+6+6=20 高位進位 8+2+6 1615 高位進位 3+6+615 15 不產生進位 5+2+613 15 不產生進位 第42頁，共108頁，2022年，5月20日，0點3

22、9分，星期四PCARRAM DBUSDRIR PC+1P1R1+R2R2R2+R3R2R2-R3R2P2Cy=1 Cy=0 R3=6 第43頁，共108頁，2022年，5月20日，0點39分，星期四第一條微指令PCARABUSDBUSDRIR PC+1 LDAR RD LDDR LDIR PC+1000000000000111111234567891011121314151617101819000020212223RDLDDRLDIRLDARPC+1P1直接地址第44頁，共108頁，2022年，5月20日，0點39分，星期四第二條微指令R1X R2Y X+Y X+YR2 R1X R2Y + L

23、DR2010100100100000001234567891011121314151617001819100120212223LDR2R1X+直接地址R2Y第45頁，共108頁，2022年，5月20日，0點39分，星期四010001001100000001234567891011121314151617011819000020212223LDR2R2XR3Y+P2直接地址R2X R3Y X+Y X+YR2 R2X R3Y + LDR2第三條微指令第46頁，共108頁，2022年，5月20日，0點39分，星期四0100010010010000012345678910111213141516170

24、01819000020212223LDR2R2XR3Y-P1P2直接地址R2X R3Y X-Y X-YR2 R2X R3Y - LDR2第四條微指令第47頁，共108頁，2022年，5月20日，0點39分，星期四機器指令與微指令的關系機器指令對應一個微程序，這個微程序由若干微指令組成，一個微指令又包含多個微操作 機器指令與內存儲器有關，微指令與控制存儲器有關 每一個CPU周期對應一條微指令第48頁，共108頁，2022年，5月20日，0點39分，星期四10.2.2 微指令設計有利于縮短微指令字長度 有利于減少控制存儲器容量 有利于提高微程序執行速度 有利于對微指令進行修改 有利于提高微程序設計

25、的靈活性第49頁，共108頁，2022年，5月20日，0點39分，星期四1、微命令編碼直接表示法 編碼表示法 混合表示法第50頁，共108頁，2022年，5月20日，0點39分，星期四直接表示方法微指令中每一位代表一個微命令 簡單直觀，便于輸出控制， 字長太長，控制存儲器容量大 .1234567891011121314151617181920212223操作控制順序控制LDR1LDR2LDR3R1XR3YR2XR2YDRXR1Y+M-RDLDDRLDIRLDARPC+1P1P2直接地址第51頁，共108頁，2022年，5月20日，0點39分，星期四編碼表示方法字段直接譯碼法 字長短，控制存儲器

26、容量小，增加了譯碼電路 .1234567891011121314151617181920212223操作控制順序控制直接地址譯碼.譯碼.譯碼.微命令P1 P2 Pn第52頁，共108頁，2022年，5月20日，0點39分，星期四3、微地址形成方法計數器法 PC 下地址字段法第53頁，共108頁，2022年，5月20日，0點39分，星期四微程序控制器設計技術計數器方式：設置一個微程序計數器 PC，在順序執行微指令時，后繼微指令地址由現行微地址加上一個增量來實現。遇到轉移時，由微指令給出轉移微地址。第54頁，共108頁，2022年，5月20日，0點39分，星期四微程序控制器設計技術用計數器方式實現

27、的微程序控制單元結構 OP 轉移部分控制存儲器 PC 指令寄存器入口地址及轉移地址產生器條件碼 狀態標志 第55頁，共108頁，2022年，5月20日，0點39分，星期四微程序地址字段格式的設計第一種方式： 將微指令的地址字段（順序控制字段）分成兩部分：轉移控制字段BCF和轉移地址字段BAF。 OP BAF BCF 其中轉移地址字段給出轉移用部分微地址，轉移控制字段用于規定后繼微地址是順序執行還是非順序執行。第56頁，共108頁，2022年，5月20日，0點39分，星期四微程序控制器設計技術返回地址寄存器OP BAF BCF控制存儲器 PC譯碼器轉移控制網絡1&1置初值返回地址BAF指令 OP

28、+1+1條件滿足外部條件BCF=101第57頁，共108頁，2022年，5月20日，0點39分，星期四微程序控制器設計技術BCF=000，順序執行微指令，后繼微地址為PC+1。BCF=001，機器指令操作碼產生后繼微地址的微命令，后繼微地址由OP變換后產生。BCF=010，無條件轉移微指令，將BAF送PC。BCF=011，條件轉移微指令，后繼微指令地址由轉移條件的測試結果確定。BCF=100，測試循環微指令，后繼微地址由測試循環條件確定。BCF=101，轉微子程序微命令，后繼微地址即微子程序入口微地址由PC與BAF字段組合形成。BCF=110，返回微命令。第58頁，共108頁，2022年，5月

29、20日，0點39分，星期四微程序地址字段格式的設計第二種方式：在微指令格式中，將微操作控制字段和轉移地址字段重疊使用。如果順序執行微指令，該微指令只有微操作控制字段和轉移控制字段，沒有轉移地址字段，下一條微指令地址由PC+1來確定；如果是轉移微指令，因為該位置不執行任何微操作，只是改變微程序的流程，所以可以用微操作控制字段給出下一條要執行的微指令地址，并把微地址放在PC中。第59頁，共108頁，2022年，5月20日，0點39分，星期四微程序控制器設計技術計數器方式的優點是微指令字較短，便于編寫微程序，后繼微地址產生機構比較簡單；缺點是執行速度低，原因是計數器方式不易直接實現對應于各個測試條件

30、的多路轉移，而微程序的主要特點是存在大量的分支。第60頁，共108頁，2022年，5月20日，0點39分，星期四微程序控制器設計技術斷定方式 （下址字段法）所謂斷定方式是指后繼微指令地址可由設計者指定或由設計者指定的測試判斷字段控制生產。在這種方式中，當微程序不產生分支時，后繼微指令地址直接由微指令的順序控制字段給出；當微程序出現分支時，按順序控制字段給出的測試判別字段和狀態條件來形成后繼微地址。這種方式因為要在微指令格式中設置一個字段用來指明下一條要執行的微指令地址，所以也稱為下址字段法。第61頁，共108頁，2022年，5月20日，0點39分，星期四微程序控制器設計技術用斷定方式實現的微程

31、序控制單元結構 指令寄存器IRPLA微地址修改邏輯+控制存儲器AR下址 IR 測試條件碼狀態標志第62頁，共108頁，2022年，5月20日，0點39分，星期四微程序控制器設計技術OP 測試判別 下址 2400 下址01 按地址轉移10 按Z 轉移11 空如：采用斷定方式的微指令格式如下：第63頁，共108頁，2022年，5月20日，0點39分，星期四微地址微命令測試下址0000A0000010001B0000100010C0101000011E1010100100D0000110101H0010000110L0010010111P0010011000I0010111001M001110101

32、0F0011001011J0011011100G0000001101K0000001110N0011111111O000000第64頁，共108頁，2022年，5月20日，0點39分，星期四4、微指令格式水平型微指令（一次能并行多個微操作的指令） 控制字段判別測試字段下地址字段000原寄存器目的寄存器其他001左輸入源編址右輸入源編址ALU010寄存器編址存儲器編址讀寫其他011測試條件垂直型微指令寄存器數據傳送型運算控制型訪問主存型條件轉移型第65頁，共108頁，2022年，5月20日，0點39分，星期四微程序控制器設計技術水平型微指令：一次能定義并執行多個并行操作微命令的微指令，叫做水平型

33、微指令。基本特征：微指令字較長一條微指令能控制數據通路中多個功能部件并行操作。微命令的編碼簡單，盡可能使微命令與控制門之間具有直接對應關系。格式如下：控 制 字 段判別測試字段下地址字段第66頁，共108頁，2022年，5月20日，0點39分，星期四微程序控制器設計技術垂直型微指令：在微指令中設置微操作碼字段，采用為操作碼編譯法，由操作碼規定為微指令的功能，在一條微指令中只有一、兩個微操作命令稱為垂直型微指令。基本特征：微指令字短。微指令的并行操作能力有限，一條微指令只能控制數據通路中的一、兩個信息傳送。微指令編碼比較復雜，全部微命令組成一個微操作碼字段，經過完全譯碼，微指令的各個二進制位與數

34、據通路的各個控制點之間完全不存在直接對應關系。第67頁，共108頁，2022年，5月20日，0點39分，星期四5、水平型與垂直型微指令比較水平型微指令并行操作能力強，效率高，靈活性強 水平型微指令執行一條指令的時間短 由水平型微指令指令的微程序，有微指令字較長，微程序短，垂直型號字長短，微程序長。 水平型不便于用戶掌握，垂直型與指令相似，易于掌握。第68頁，共108頁，2022年，5月20日，0點39分，星期四微程序控制器特點設計規整，設計效率高 易于修改、擴展指令系統功能； 結構規整、簡潔，可靠性高； 速度慢 訪存頻繁 執行效率不高 用于速度要求不高、功能較復雜的機器中。 特別適用于系列機

35、第69頁，共108頁，2022年，5月20日，0點39分，星期四硬布線與微程序控制器比較硬布線控制器執行速度快 微程序控制器每條微指令都需要從控制存儲器中讀取一次，大大影響了速度，硬布線控制取決于電路延遲。 硬布線控制器設計復雜，代價昂貴 微程序控制器設計簡單，便于維護修改 第70頁，共108頁，2022年，5月20日，0點39分，星期四(例）某機有8條微指令I1-I8，每條微指令所包含的微命令控制信號如下表所示。 a- j分別對應10種不同性質的微命令信號。假設一條微指令的控制字段為8位，請安排微指令的控制字段格式。 第71頁，共108頁，2022年，5月20日，0點39分，星期四解：分析表

36、格，（e ,f ,h）和（b, i, j）對于任何一條微指令，都是相斥性微操作，即不可能在同一個CPU周期中同時發生這些操作，因此可分別組成兩個小組或兩個字段，然后進行譯碼產生這六個微命令信號。剩下的a, c, d, g 四個微命令信號可進行直接控制，其整個微指令控制字段組成如下： 第72頁，共108頁，2022年，5月20日，0點39分，星期四10.3 微程序控制器單元設計舉例設計一個微程序控制器，主要用微程序設計的方法來設計其微操作序列形成部件。一般可歸納為下列四個步驟：擬定各條機器指令的操作流程圖，寫出其微操作序列；根據全機的微操作序列選用微指令的編碼設計方案；根據各條機器指令的功能編制

37、出相應的微程序；把已編好調試好的微程序寫入一個可高速讀出的只讀存儲器中。我們還是以前模型機的千條指令為例，來說明微程序控制器的設計過程。1列出各條機器指令的微操作序列根據指令流程，列出各條機器指令的微操作序列如下：（1）清除累加器指令CLA的微操作序列（PC）AR：指令地址送地址寄存器。（PC）BUS，BUSMAR（AR）ABUS，RD：指令地址送地址總線，并發讀命令。 第73頁，共108頁，2022年，5月20日，0點39分，星期四 MARABUS，RD DBUSMDR，（PC）+1PC：讀出指令以數據總線送數據寄存器，程序計數器加1送PC。 (MDR)IRID：讀出指令送指令寄存器并譯碼

38、OPAR：操作碼經微指令地址形成部件送微地址寄存器。 OAC：“0”送累加器，即清除累加器。（2）加法指令ADD的微操作序列（PC）MAR：同前（MAR）ABUS，RD：同前 DBUSMDR，（PC）+1PC：同前（DR）IRID：同前 OPAR：同前 IR（ADDR）MAR：指令中操作數地址送地址寄存器。這里采用直接地址。(MAR) ABUS,RD:操作數地址送地址總線，并發讀命令。 DBUSMDR：讀出的操作數送數據寄存器。（MDR）ALU：讀出的操作數送算/邏部件。（AC）ALU：累加器中的數送算/邏部件。 第74頁，共108頁，2022年，5月20日，0點39分，星期四ADD：加法命令

39、。HALT（V=1）：回溢出位V=1時，停機。ALUAC（V=0）：當溢出位V=0時，運算結果送累加器。（3）送存累加器指令STA（即將AC中的內容按指令中給出的操作數地址存入存儲器）的微操作序列。（PC）MAR：同前 PCBUS，BUSMAR（MAR）ABUS，RD： DBUSMDR，（PC）+1PC（MDR）IRID OPAR IR（ADDR）MAR：同前，采用直接地址（MAR）ABUS：存放操作數的地址送地址總線。（AC）MDR：累加器中的結果送數據寄存器。（MDR）DBUS，WE：結果送數據總線，發寫命令。（4）無條件轉移指令JMP的微操作序列。（PC）AR：同前 PCBUS，BUSM

40、AR 第75頁，共108頁，2022年，5月20日，0點39分，星期四（MAR）ABUS，RD：同前 DBUSMDR，（PC）+1PC：同前（MDR）IRID：同前 OPAR：同前 IR（ADDR）PC，IR（ADDR）MAR：指令中操作數地址（此處是直接轉移地址）同時送PC和AR。2進行微指令的編碼設計（1）直接編碼法 上面四條指令共有19個微操作信號，因此，可以采用直接編碼的方法來安排微指令，如下圖10-10所示。 直接編碼法微指令的每位代表一個微命令，不要譯碼，故稱為譯法。其優點是簡單、直觀、輸出可直接用于控制，又叫直接控制方式。這種方式在任何一個微周期內，一條微指令可以定義并執行多個并

41、行的微命令，故又稱為水平型微指令。 但當微命令增多時，會導致微指令字加長，使控制存儲器的容量加大。故只適用于微命令數量不多的機器。由于本設計例子微命令較少，選用直接控制法。 第76頁，共108頁，2022年，5月20日，0點39分，星期四微命令編碼設計表100 模型機微命令編碼4位 4位 2位 2位 3位 4位 3位 2位 2位0:NOP 0:NOP0:NOP 0:NOP 0:NOP 0:NOP 0:NOP 0:NOP0:NOP1:AXIB 1:AXin 1:DRDB 1:ARAB 1:ADD 1:SAL 1:INC 1:2SI 1:2DI2:BXIB 2:BXin 2:DBDR 2:ARin

42、 2:ADC 2:SAR 2:DEC 2:2SI 2:2DI3:CXIB 3:CXin 3:SUB 3:SHR 3:NEG4:DXIB 4:DXin 4:SUBB 4:ROL 4:NOT5:SIIB 5:SIin 5:AND 5:ROR6:DIIB 6:DIin 6:OR 6:RCL7:BPIB 7:BPin 7:XOR 7:RCR8:SPIB 8:SPin 8:0T9:SIB 9:SinA:TIB A:TinB:PCIB B:PCinC:PSWIB C:PSWinD:DRIB D:DRin E:IRin9:DI8:SI7:S6:T5:ALU4:AR3:DR2:XXin1:XX1B第77頁，共

43、108頁，2022年，5月20日，0點39分，星期四微指令格式第78頁，共108頁，2022年，5月20日，0點39分，星期四(2)微地址的設計直接下地址這是順序執行微指令的最有效的辦法之一，即在微指令中用若干位來作為下址字段，當本條微指令被取出執行時，它的下址字段將指出下一條要執行的微指令的地址。微指令計數器增量簡稱增量方式。由于微地址的增量為1，故用一個微程序計數器PC來作增量器。這種方式可節省控制存儲器空間，但其執行速度慢，靈活性差，只能實現單分支轉移，其多路并行轉移的功能差。由于本例微指令占用的控制存儲器的空間不大所以采用直接下地址域的方法。 第79頁，共108頁，2022年，5月20

44、日，0點39分，星期四模型機微指令次地址字段設計模型機微程序需占控存單元約為512個字節，故次地址字段N A 應當為9位，微程序空間分配大致如表10-0所示表100 模型機微程序地址空間分配微程序功能地址分配(八進制)取指令000003CLA指令執行004005ADD指令執行006，011014STA指令執行007，015016JMP指令執行010第80頁，共108頁，2022年，5月20日，0點39分，星期四3.微程序的編制在解決了后續微指令地址形成之后，便可進行微程序設計。由于模型機僅用了4條機器指令，采用直接尋址時只要19個微命令，共有15條微指令。因此，采用25位字長的直接編碼微指令，

45、其中第0-18位為微操作命令字段，第19-23位為直接下址字段；第24位為測試位，該位為0，表示后繼微地址由下址字段產生。該位為1時，表示程序轉移，后繼微地址經“狀態條件”測試后，由微地址形成部件產生，當操作碼出現時，機器指令執行段微程序入口地址由操作碼產生。模型機幾條指令的微程序如下表所示。 第81頁，共108頁，2022年，5月20日，0點39分，星期四第82頁，共108頁，2022年，5月20日，0點39分，星期四4微程序裝入控制存儲器當上表所示的微程序編好之后，經檢測、調試無誤后，即可寫入高速讀出的只讀存儲器ROM中，得到所需的微程序控制器。為了使讀者對微程序控制器有較深刻的理解，下圖

46、10-11畫出了模型機微程序控制器簡框圖。圖中打圓點的地方，表示有微操作命令輸出。即表示該微地址被選中后與信號輸出線上跨接上一個導通的二極管。其工作過程與表所示微程序一一對應。第83頁，共108頁，2022年，5月20日，0點39分，星期四第84頁，共108頁，2022年，5月20日，0點39分，星期四10.4 典型CPU- 奔騰CPU結構框圖 第85頁，共108頁，2022年，5月20日，0點39分，星期四1.奔騰CPU的結構框圖(1)超標量流水線 超標量流水線是pentium系統結構的核心。它由U和V兩條指令流水線構成，每條流水線都有自已的ALU、地址生成電路、與數據cache的接口。兩個

47、指令預取緩沖器，每個都是32字節，負責由指令cache或主存取指令并放入其中。(2)指令cache和數據cache 奔騰CPU則分設指令cache和數據cache，各8KB。指令cache是只讀的，以單端口256位(32B)向指令預取緩沖器提供超長指令字代碼。數據cache是可讀可寫的，雙端口，(3)浮點運算部件奔騰CPU內部包含了一個8段的流水浮點運算器。(4)動態轉移預測技術執行轉移指令時為了不使流水線斷流， 第86頁，共108頁，2022年，5月20日，0點39分，星期四 2.Pentium的技術性能Pentium是Intel公司生產的超標量流水處理器，CPU內部的主要寄存器寬度為32位

48、，故認為它是一個32位微處理器。但它通向存儲器的外部數據總線寬度為64位，每次總線操作可以同時傳輸8個字節。 Pentium具有非固定長度的指令格式，9種尋址方式，191條指令，但是在每個時鐘周期又能執行兩條指令(超標量流水線）。因此它具有CISC和RlSC兩者的特性，不過具有的CISC特性更多一些，因此被看成為一個CISC結構的處理器。以CISC結構實現超標量流水線，并有BTB（轉移目標緩沖器）方式的轉移預測能力，堪稱為當代CISC機器的經典之作。 第87頁，共108頁，2022年，5月20日，0點39分，星期四主要技術1 超標量流水線，由U、V兩條指令流水線構成；2 獨立指令Cache和數

49、據Cache，采用2路組相聯結構；3 流水浮點運算部件，采用8段子過程結構。前4段為指令預取（PF）、指令譯碼（DI）、地址生成（D2）、取操作數（EX），在U、V流水線中完成；后4段為執行1（X1）、執行2（X2）、結果寫回寄存器對（WF）、錯誤報告（ER），在浮點運算部件中完成；4 動態轉移預測技術 第88頁，共108頁，2022年，5月20日，0點39分，星期四Pentium CPU Pentium是Intel公司生產的超標量流水處理器，早期使用5V工作電壓，后期使用3.3V工作電壓。CPU的主頻是片外主總線時鐘頻率(60MHz或66MHz)的倍頻，有120，166，200MHz等多種。

50、CPU內部的主要寄存器寬度為32位，故認為它是一個32位微處理器。但它通向存儲器的外部數總線寬度為64位，每次總線操作可以同時傳輸8個字節。以主總線(存儲器總線)時鐘頻率66MHz計算，64位數據總線可使CPU與主存的數據交換速率達到528MB/s。 CPU支持多種類型的總線周期，其中一種稱猝發模式，在此模式下，可在一個總線周期內讀出或與入256位(32字節)的數據。第89頁，共108頁，2022年，5月20日，0點39分，星期四 CPU外部地址總線寬度是36位，但一般使用32位寬，故物理地址空間為4096MB(4GB)。虛擬地址空間為64TB，分頁模式除支持4KB頁面外(與486相同)，還支

51、持2MB和4MB頁面。其中2MB頁面的分頁模式必須使用36位地址總線。 CPU內部分別設置指令cache和數據cache，外部還可接L2cache。CPU采用U，V兩條指令流水線，能在一個時鐘周期內發射兩條簡單的整數指令，也可發射一條浮點指令。 操作控制器采用硬布線控制和微程序控制相結合的方式。大多數簡單指令用硬布線控制實現，在一個時鐘周期內執行完畢。對微程序實現的指令，也在23個時鐘周期內執行完畢。第90頁，共108頁，2022年，5月20日，0點39分，星期四 Pentium具有非固定長度的指令格式，9種尋址方式，191條指令，但是在每個時鐘周期又能執行兩條指令。因此它具有CISC和RlS

52、C兩者的特性，不過具有的CISC特性更多一些，因此被看成為一個CISC結構的處理器。以CISC結構實現超標量流水線，并有BTB方式的轉移預測能力。第91頁，共108頁，2022年，5月20日，0點39分，星期四1、參見圖5.15的數據通路。畫出存數指令“STA R1,(R2)”的指令周期流程圖，其含義是將寄存器R1的內容傳送至（R2）為地址的主存單元中。標出個為操作信號序列。課堂練習與思考：第92頁，共108頁，2022年，5月20日，0點39分，星期四PCARMDRDRIRR2ARR1DRDRMPC0，G，ARiDR0，G，IRiR20，G，ARiR10，G，DRiR/W=W R/W=R第9

53、3頁，共108頁，2022年，5月20日，0點39分，星期四2、參見圖的數據通路，畫出取數指令“LDA (R3),R0”的指令周期流程圖，其含義是將（R3）為地址主存單元的內容取至寄存器R0中。標出個為操作信號序列。課堂練習與思考：第94頁，共108頁，2022年，5月20日，0點39分，星期四PCARMDRDRIRR3ARMDRDRR0PC0，G，ARiDR0，G，IRiR30，G，ARiDR0，G，R0IR/W=R R/W=R第95頁，共108頁，2022年，5月20日，0點39分，星期四第十章 控制單元的組成原理小結1CU的組合邏輯設計（1）設計方法微操作控制信號的綜合化簡邏輯實現（2）

54、組合邏輯CU的框圖 2微程序設計 (1)微程序控制原理基本概念微程序計算機的結構和控制 (2)微指令設計追求的目標 （1） 有利于縮短微指令字長度；（2） 有利于減小控制存儲器的容量；（3） 有利于提高微程序的執行速度；（4） 有利于對微指令的修改；（5） 有利于微程序設計的靈活性 第96頁，共108頁，2022年，5月20日，0點39分，星期四3. 微程序設計技術(1) 微指令結構 1)微命令編碼 直接表示法 優點：簡單、直觀、可直接用語控制速度快。 缺點： 微指令字長，增加控存容量。 編碼表示法 優點： 微指令字短，減小了控存容量。 缺點： 需增加譯碼電路，執行速度減慢。 混合表示法 綜合

55、考慮 2)微地址形成的方法 計數器方式 多路轉移方式（斷定方式） 3)微指令的執行方式及時序控制 4.微程序控制單元的設計舉例 1）列出各條機器指令的微操作序列 2）進行微指令的編碼設計 3）微程序的編制 4）微程序裝入控制存儲器 第97頁，共108頁，2022年，5月20日，0點39分，星期四本章結束: 本課程結束!第98頁，共108頁，2022年，5月20日，0點39分，星期四第十章 測試題一、選擇題：1以下敘述中正確描述的句子是：_。A 同一個CPU周期中，可以并行執行的微操作叫相容性微操作B 同一個CPU周期中,不可以并行執行的微操作叫相容性微操作C 同一個CPU周期中，可以并行執行的微操作叫相斥性微操作D 同一個CPU周期中,不可以并行執行的微操作叫相斥性微操作2.存放微程序的存儲器稱為_。A 高速緩沖存儲器 B 控制存儲器C. 虛擬存儲器 D主存儲器3. 一般機器周期的時間是根據_來規定的。A 主存中讀取一個指令字的最短時間B 主存中讀取一個數據字的最長時間 C 主存中寫入一個數據字的平均時間D 主存中讀取一個數據字的平均時間 第99頁，共108頁，2022年，5月20日，0點39分，星期四二、填空題：1微程序設