1、國揚(yáng)通信研發(fā)(yn f)中心電路設(shè)計(jì)及PCB制作(zhzu)規(guī)范VER 1.0 2010-10-10電路設(shè)計(jì)規(guī)范(gufn) 由檢查(jinch)條目、詳細(xì)說明、附錄3 部分構(gòu)成。“檢查條目”部分濃縮了各種規(guī)范條款和經(jīng)驗(yàn)，以簡明扼要的形式加以描述。對部分條目內(nèi)容，在“詳細(xì)說明”部分進(jìn)行(jnxng)了解釋和舉例。建議在閱讀條目的同時(shí)，對詳細(xì)說明進(jìn)行閱讀，理解檢查項(xiàng)的意義，并主動避免異常出現(xiàn)。規(guī)范只能涵蓋硬件原理圖設(shè)計(jì)中已知的常見問題，所以在開發(fā)過程和評審/走查過程中不排除規(guī)范之外的設(shè)計(jì)異常，開發(fā)/評審人員應(yīng)該根據(jù)經(jīng)驗(yàn)對這些問題進(jìn)行處理。1.制圖規(guī)定（1）原理圖必須采用公司統(tǒng)一原理圖庫。（2）每

2、頁內(nèi)容緊湊但不雜亂、擁擠。（3）原理圖上所有的文字方向應(yīng)該統(tǒng)一，文字的上方應(yīng)該朝向原理圖的上方（正放文字）或左方（側(cè)放文字）。（4）原理圖上的各種標(biāo)注應(yīng)清晰，不允許文字重疊（5）僅和芯片相關(guān)的上拉或下拉電阻等器件，建議放置在芯片附近。（6）元器件的位號要顯示在該元件的附近位置，不應(yīng)引起歧義。（7）芯片的型號和管腳標(biāo)注，精密電阻、大功率電阻、極性電容、高耐壓電容、共模電感、變壓器、晶振，保險(xiǎn)絲等有特殊要求的器件參數(shù)要顯示出來，LED應(yīng)標(biāo)示型號或顏色。（8）差分信號規(guī)定使用“+/-”符號，“+/-”可以在網(wǎng)絡(luò)名的中間或末尾。（9）所有的時(shí)鐘網(wǎng)絡(luò)要有網(wǎng)絡(luò)標(biāo)號，以CLK 字符結(jié)尾，以便于SI 分析、P

3、CB 布線和檢查；非時(shí)鐘信號禁止以CLK 等時(shí)鐘信號命名后綴結(jié)尾。時(shí)鐘信號命名應(yīng)體現(xiàn)出時(shí)鐘頻率信息。（10）所有單板內(nèi)部電源網(wǎng)絡(luò)的命名都必須采用“VCC”開頭，單板接口電源的定義和系統(tǒng)定義保持統(tǒng)一。（11）在PCB 布線時(shí)有特殊要求的網(wǎng)絡(luò)要定義網(wǎng)絡(luò)名，推薦在原理圖上注明(zh mn)要求。（12）全局電源和地應(yīng)調(diào)用原理(yunl)圖庫中的符號。（13）原理圖中的實(shí)現(xiàn)與設(shè)計(jì)說明中的描述一致。信號的命名(mng mng)應(yīng)有意義。邏輯芯片管腳命名與設(shè)計(jì)說明、邏輯設(shè)計(jì)說明文檔一致。建議信號命名盡量和有意義的芯片管腳命名一致。2. 通用要求（1）單板網(wǎng)絡(luò)的連接必須正確無誤。（個(gè)人自查）（2）器件之間的

4、接口電平匹配。（3）優(yōu)先選用公司級模塊電路。（4）相同功能的電路，如無特殊要求應(yīng)采用相同的電路和器件。（5）CPU 等的控制信號應(yīng)使用上/下拉電阻保證上電時(shí)的狀態(tài)確定。（6）在壓差較大或者電流較大的降壓電源設(shè)計(jì)中，建議采用開關(guān)電源，避免使用LDO 作為電源。對紋波要求較高的場合中，可以采用開關(guān)電源和LDO 串聯(lián)使用的方法。（7）LDO 輸出端濾波電容選取時(shí)注意參照手冊要求的最小電容、電容的ESR/ESL等要求確保電路穩(wěn)定。推薦采用多個(gè)等值電容并聯(lián)的方式，增加可靠性以及提高性能。（8）大容量電容應(yīng)并聯(lián)小容量陶瓷貼片電容使用。（9）電源必須有限流保護(hù)。PCB布線規(guī)范1.適用范圍 本規(guī)范適用于國揚(yáng)通

5、信所有印制電路板（簡稱PCB）。 2.術(shù)語 3.1 PCB（Print circuit Board)：印刷電路板。 3.2 原理圖：電路原理圖，用原理圖設(shè)計(jì)工具繪制的、表達(dá)硬件電路中各種器件之間的連接關(guān)系的圖。 3.3 網(wǎng)絡(luò)表：由原理圖設(shè)計(jì)工具自動生成的、表達(dá)元器件電氣連接關(guān)系的文本文件，一般包含(bohn)元器件封裝、網(wǎng)絡(luò)列表和屬性定義等組成部分。 3.4 布局：PCB設(shè)計(jì)過程中，按照設(shè)計(jì)要求(yoqi)，把元器件放置到板上的過程。 3.設(shè)計(jì)(shj)流程A. 創(chuàng)建網(wǎng)絡(luò)表 1. 網(wǎng)絡(luò)表是原理圖與PCB的接口文件，PCB設(shè)計(jì)人員應(yīng)根據(jù)所用的原理圖和PCB設(shè)計(jì)工具的特性，選用正確的網(wǎng)絡(luò)表格式，創(chuàng)

6、建符合要求的網(wǎng)絡(luò)表。 2. 創(chuàng)建網(wǎng)絡(luò)表的過程中，應(yīng)根據(jù)原理圖設(shè)計(jì)工具的特性，積極協(xié)助原理圖設(shè)計(jì)者排除錯(cuò)誤。保證網(wǎng)絡(luò)表的正確性和完整性。 3. 確定器件的封裝（PCB FOOTPRINT）。 4. 創(chuàng)建PCB板 根據(jù)單板結(jié)構(gòu)圖或?qū)?yīng)的標(biāo)準(zhǔn)板框, 創(chuàng)建PCB設(shè)計(jì)文件； 注意正確選定單板坐標(biāo)原點(diǎn)的位置，原點(diǎn)的設(shè)置原則： A. 單板左邊和下邊的延長線交匯點(diǎn)。 B. 單板左下角的第一個(gè)焊盤。 板框四周倒圓角，倒角半徑5mm。特殊情況參考結(jié)構(gòu)設(shè)計(jì)要求。 B. 布局 1. 根據(jù)結(jié)構(gòu)圖設(shè)置板框尺寸，按結(jié)構(gòu)要素布置安裝孔、接插件等需要定位的器件，并給這些器件賦予不可移動屬性。 按工藝設(shè)計(jì)規(guī)范的要求進(jìn)行尺寸標(biāo)注。

7、 2. 根據(jù)結(jié)構(gòu)圖和生產(chǎn)加工時(shí)所須的夾持邊設(shè)置印制板的禁止布線區(qū)、禁止布局區(qū)域。根據(jù)某些元件的特殊要求，設(shè)置禁止布線區(qū)。 3. 綜合考慮(kol)PCB性能和加工的效率選擇加工流程。 加工工藝的優(yōu)選順序?yàn)椋涸鎲蚊尜N裝元件面貼、插混裝（元件面插裝焊接(hnji)面貼裝一次波峰成型）雙面貼裝元件面貼插混裝、焊接面貼裝。 4. 布局操作的基本(jbn)原則 a. 遵照“先大后小，先難后易”的布置原則，即重要的單元電路、核心元器件應(yīng)當(dāng)優(yōu)先布局。 b. 布局中應(yīng)參考原理框圖，根據(jù)單板的主信號流向規(guī)律安排主要元器件。 c. 布局應(yīng)盡量滿足以下要求:總的連線盡可能短，關(guān)鍵信號線最短;高電壓、大電流信號與

8、小電流，低電壓的弱信號完全分開;模擬信號與數(shù)字信號分開；高頻信號與低頻信號分開；高頻元器件的間隔要充分 d. 相同結(jié)構(gòu)電路部分，盡可能采用“對稱式”標(biāo)準(zhǔn)布局； e. 按照均勻分布、重心平衡、版面美觀的標(biāo)準(zhǔn)優(yōu)化布局； f. 器件布局柵格的設(shè)置，一般IC器件布局時(shí)，柵格應(yīng)為50-100 mil,小型表面安裝器件，如表面貼裝元件布局時(shí)，柵格設(shè)置應(yīng)不少于25mil。 g. 如有特殊布局要求，應(yīng)雙方溝通后確定。 5. 同類型插裝元器件在X或Y方向上應(yīng)朝一個(gè)方向放置。同一種類型的有極性分立元件也要力爭在X或Y方向上保持一致，便于生產(chǎn)和檢驗(yàn)。 6. 發(fā)熱元件要一般應(yīng)均勻分布，以利于單板和整機(jī)的散熱，除溫度檢

9、測元件以外的溫度敏感器件應(yīng)遠(yuǎn)離發(fā)熱量大的元器件。 7. 元器件的排列要便于調(diào)試和維修，亦即小元件周圍不能放置大元件、需調(diào)試的元、器件周圍要有足夠的空間。 8. 需用波峰焊工藝(gngy)生產(chǎn)的單板，其緊固件安裝孔和定位孔都應(yīng)為非金屬化孔。當(dāng)安裝孔需要接地時(shí), 應(yīng)采用分布接地小孔的方式與地平面連接。 9. 焊接面的貼裝元件采用波峰焊接生產(chǎn)工藝時(shí)，阻、容件軸向要與波峰焊傳送方向(fngxing)垂直， 阻排及SOP（PIN間距大于等于1.27mm）元器件軸向與傳送方向(fngxing)平行；PIN間距小于1.27mm（50mil)的IC、SOJ、PLCC、QFP 等有源元件避免用波峰焊焊接。 10

10、. BGA與相鄰元件的距離5mm。其它貼片元件相互間的距離0.7mm；貼裝元件焊盤的外側(cè)與相鄰插裝元件的外側(cè)距離大于2mm；有壓接件的PCB，壓接的接插件周圍5mm內(nèi)不能有插裝元、器件，在焊接面其周圍5mm內(nèi)也不能有貼裝元、器件。 11. IC去偶電容的布局要盡量靠近IC的電源管腳，并使之與電源和地之間形成的回路最短。 12. 元件布局時(shí),應(yīng)適當(dāng)考慮使用同一種電源的器件盡量放在一起, 以便于將來的電源分隔。 13. 用于阻抗匹配目的阻容器件的布局，要根據(jù)其屬性合理布置。 串聯(lián)匹配電阻的布局要靠近該信號的驅(qū)動端，距離一般不超過500mil。 匹配電阻、電容的布局一定要分清信號的源端與終端，對于多

11、負(fù)載的終端匹配一定要在信號的最遠(yuǎn)端匹配。 14. 布局完成后打印出裝配圖供原理圖設(shè)計(jì)者檢查器件封裝的正確性，并且確認(rèn)單板、背板和接插件的信號對應(yīng)關(guān)系，經(jīng)確認(rèn)無誤后方可開始布線。 C. 設(shè)置布線約束條件 1. 報(bào)告設(shè)計(jì)(shj)參數(shù)布局基本確定后，應(yīng)用PCB設(shè)計(jì)工具的統(tǒng)計(jì)功能，報(bào)告網(wǎng)絡(luò)數(shù)量，網(wǎng)絡(luò)密度，平均管腳密度等基本參數(shù)，以便(ybin)確定所需要的信號布線層數(shù)。信號(xnho)層數(shù)的確定可參考以下經(jīng)驗(yàn)數(shù)據(jù) 注：PIN密度的定義為： 板面積（平方英寸）/（板上管腳總數(shù)/14）布線層數(shù)的具體確定還要考慮單板的可靠性要求，信號的工作速度，制造成本和交貨期等因素。 （1）布線層設(shè)置 在高速數(shù)字電路設(shè)

12、計(jì)中，電源與地層應(yīng)盡量靠在一起，中間不安排布線。所有布線層都盡量靠近一平面層，優(yōu)選地平面為走線隔離層。為了減少層間信號的電磁干擾，相鄰布線層的信號線走向應(yīng)取垂直方向。可以根據(jù)需要設(shè)計(jì)1-2個(gè)阻抗控制層，如果需要更多的阻抗控制層需要與PCB產(chǎn)家協(xié)商。阻抗控制層要按要求標(biāo)注清楚。將單板上有阻抗控制要求的網(wǎng)絡(luò)布線分布在阻抗控制層上。（2）線寬和線間距的設(shè)置 線寬和線間距的設(shè)置要考慮的因素 a. 單板的密度。板的密度越高，傾向于使用更細(xì)的線寬和更窄的間隙。b. 信號的電流強(qiáng)度。當(dāng)信號的平均電流較大時(shí)，應(yīng)考慮布線寬度所能承載的的電流，線寬可參考以下數(shù)據(jù)： PCB設(shè)計(jì)時(shí)銅箔厚度,走線寬度和電流的關(guān)系 不同

13、(b tn)厚度，不同寬度的銅箔的載流量見下表: 銅皮厚度(hud)35um 銅皮厚度50um 銅皮厚度70um 銅皮t=10 銅皮t=10 銅皮t=10 注： 用銅皮作導(dǎo)線(doxin)通過大電流時(shí)，銅箔寬度的載流量應(yīng)參考表中的數(shù)值降額50%去選擇考慮。 在PCB設(shè)計(jì)加工中，常用OZ（盎司）作為銅皮厚度的單位，1 OZ銅厚的定義為1 平方英尺面積內(nèi)銅箔的重量為一盎，對應(yīng)的物理厚度為35um；2OZ銅厚為70um。 c. 可靠性要求。可靠性要求高時(shí)，傾向于使用較寬的布線和較大的間距。 d. PCB加工技術(shù)限制 國內(nèi) 國際先進(jìn)水平 推薦使用最小線寬/間距 6mil/6mil 4mil/4mil

14、極限最小線寬/間距 4mil/6mil 2mil/2mil 1. 孔的設(shè)置 過線孔 制成板的最小孔徑定義取決于板厚度，板厚孔徑比應(yīng)小于 5-8。孔徑優(yōu)選系列如下： 孔徑(kngjng)： 24mil 20mil 16mil 12mil 8mil 焊盤直徑(zhjng)： 40mil 35mil 28mil 25mil 20mil 內(nèi)層(ni cn)熱焊盤尺寸： 50mil 45mil 40mil 35mil 30mil 板厚度與最小孔徑的關(guān)系： 板厚： 3.0mm 2.5mm 2.0mm 1.6mm 1.0mm 最小孔徑： 24mil 20mil 16mil 12mil 8mil 盲孔和埋孔盲

15、孔是連接表層和內(nèi)層而不貫通整板的導(dǎo)通孔，埋孔是連接內(nèi)層之間而在成 品板表層不可見的導(dǎo)通孔，這兩類過孔尺寸設(shè)置可參考過線孔。 應(yīng)用盲孔和埋孔設(shè)計(jì)時(shí)應(yīng)對PCB加工流程有充分的認(rèn)識，避免給PCB加工帶 來不必要的問題，必要時(shí)要與PCB供應(yīng)商協(xié)商。 測試孔 測試孔是指用于ICT測試目的的過孔，可以兼做導(dǎo)通孔，原則上孔徑不限，焊盤直徑應(yīng)不小于25mil，測試孔之間中心距不小于50mil。 不推薦用元件焊接孔作為測試孔。 2. 特殊布線區(qū)間的設(shè)定 特殊布線區(qū)間是指單板上某些特殊區(qū)域需要用到不同于一般設(shè)置的布線參數(shù)，如某些高密度器件需要用到較細(xì)的線寬、較小的間距和較小的過孔等，或某些網(wǎng)絡(luò)的布線參數(shù)的調(diào)整等，

16、需要在布線前加以確認(rèn)和設(shè)置。 3. 定義和分割平面層 a. 平面層一般用于電路的電源和地層（參考層），由于電路中可能用到不同的電源和地層，需要對電源層和地層進(jìn)行分隔，其分隔寬度要考慮不同電源之間的電位差，電位差大于12V時(shí)，分隔寬度為50mil，反之，可選20-25mil 。 b. 平面分隔要考慮高速信號回流路徑的完整性。 c. 當(dāng)由于高速信號的回流路徑遭到破壞時(shí)，應(yīng)當(dāng)在其他布線層給予補(bǔ)嘗。例如可用接地的銅箔將該信號網(wǎng)絡(luò)包圍，以提供信號的地回路。 D. 布線前仿真（布局評估(pn )，待擴(kuò)充） E. 布線(b xin) （1）布線優(yōu)先(yuxin)次序 關(guān)鍵信號線優(yōu)先：電源、摸擬小信號、高速信

17、號、時(shí)鐘信號和同步信號等關(guān)鍵信號優(yōu)先布線 密度優(yōu)先原則：從單板上連接關(guān)系最復(fù)雜的器件著手布線。從單板上連線最密集的區(qū)域開始布線。 （2）盡量為時(shí)鐘信號、高頻信號、敏感信號等關(guān)鍵信號提供專門的布線層，并保證其最小的回路面積。必要時(shí)應(yīng)采取手工優(yōu)先布線、屏蔽和加大安全間距等方法。保證信號質(zhì)量。 （3）電源層和地層之間的EMC環(huán)境較差，應(yīng)避免布置對干擾敏感的信號。 （4）有阻抗控制要求的網(wǎng)絡(luò)應(yīng)布置在阻抗控制層上。 (5) 進(jìn)行PCB設(shè)計(jì)時(shí)應(yīng)該遵循的規(guī)則1） 地線回路規(guī)則： 環(huán)路最小規(guī)則，即信號線與其回路構(gòu)成的環(huán)面積要盡可能小，環(huán)面積越小，對外的輻射越少，接收外界的干擾也越小。針對這一規(guī)則，在地平面分割

18、時(shí)，要考慮到地平 面與重要信號走線的分布，防止由于地平面開槽等帶來的問題；在雙層板設(shè)計(jì)中，在為電源留下足夠空間的情況下，應(yīng)該將留下的部分用參考地填充，且增加一些必要的孔，將雙面地信號有效連接起來，對一些關(guān)鍵信號盡量采用地線隔離，對一些頻率較高的設(shè)計(jì)，需特別考慮其地平面信號回路問題，建議采用多層板為宜。2） 竄擾(cunro)控制 串?dāng)_（CrossTalk)是指PCB上不同網(wǎng)絡(luò)(wnglu)之間因較長的平行布線引起的相互干擾，主要是由于平行線間的分布電容和分布電感的作用。克服串?dāng)_的主要措施是： 加大平行布線(b xin)的間距，遵循3W規(guī)則。 在平行線間插入接地的隔離線。 減小布線層與地平面的距

19、離。 3） 屏蔽保護(hù) 對 應(yīng)地線回路規(guī)則，實(shí)際上也是為了盡量減小信號的回路面積，多見于一些比較重要的信號，如時(shí)鐘信號，同步信號；對一些特別重要，頻率特別高的信號，應(yīng)該考慮 采用銅軸電纜屏蔽結(jié)構(gòu)設(shè)計(jì)，即將所布的線上下左右用地線隔離，而且還要考慮好如何有效的讓屏蔽地與實(shí)際地平面有效結(jié)合。4） 走線的方向(fngxing)控制規(guī)則： 即相鄰(xin ln)層的走線方向成正交結(jié)構(gòu)。避免將不同的信號線在相鄰層走成同一方向，以減少不必要的層間竄擾；當(dāng)由于板結(jié)構(gòu)限制（如某些背板）難以避免出現(xiàn)該情況，特別是信號速率較高時(shí)，應(yīng)考慮用地平面隔離各布線層，用地信號線隔離各信號線。 5） 走線的開環(huán)檢查(jinch)

20、規(guī)則： 一般不允許出現(xiàn)一端浮空的布線（Dangling Line), 主要是為了避免產(chǎn)生天線效應(yīng)，減少不必要的干擾輻射和接受，否則可能帶來不可預(yù)知的結(jié)果。 6） 阻抗匹配檢查規(guī)則： 同一網(wǎng)絡(luò)的布線寬度應(yīng)保持一致，線寬的變化會造成線路特性阻抗的不均勻，當(dāng)傳輸?shù)乃俣容^高時(shí)會產(chǎn)生反射，在設(shè)計(jì)中應(yīng)該盡量避免(bmin)這種情況。在某些條件下，如接插件引出線，BGA封裝的引出線類似的結(jié)構(gòu)時(shí)，可能無法避免線寬的變化，應(yīng)該盡量減少中間不一致部分的有效長度。 7） 走線終結(jié)網(wǎng)絡(luò)(wnglu)規(guī)則： 在高速數(shù)字電路中，當(dāng)PCB布線的延遲時(shí)間大于信號上升時(shí)間（或下降時(shí)間）的1/4時(shí)，該布線即可以看成傳輸線，為了保

21、證(bozhng)信號的輸入和輸出阻抗與傳輸線的阻抗正確匹配，可以采用多種形式的匹配方法，所選擇的匹配方法與網(wǎng)絡(luò)的連接方式和布線的拓樸結(jié)構(gòu)有關(guān)。 A. 對于點(diǎn)對點(diǎn)（一個(gè)(y )輸出對應(yīng)一個(gè)輸入）連接，可以選擇始端串聯(lián)匹配或終端并聯(lián)匹配。前者結(jié)構(gòu)簡單，成本低，但延遲較大。后者匹配效果好，但結(jié)構(gòu)復(fù)雜，成本較高。 B. 對于(duy)點(diǎn)對多點(diǎn)（一個(gè)輸出對應(yīng)多個(gè)輸出）連接，當(dāng)網(wǎng)絡(luò)的拓樸結(jié)構(gòu)為菊花鏈時(shí)，應(yīng)選擇終端并聯(lián)匹配。當(dāng)網(wǎng)絡(luò)為星型結(jié)構(gòu)時(shí)，可以參考點(diǎn)對點(diǎn)結(jié)構(gòu)。星形和菊花鏈為兩種基本的拓?fù)浣Y(jié)構(gòu), 其他結(jié)構(gòu)可看成基本結(jié)構(gòu)的變形, 可采取一些靈活措施進(jìn)行匹配。在實(shí)際操作中要兼顧成本、功耗和性能(xngnng

22、)等因素，一般不追求完全匹配，只要將失配引起的反射等干擾限制在可接受的范圍即可。 8） 走線閉環(huán)檢查規(guī)則： 防止信號線在不同層間形成自環(huán)。在多層板設(shè)計(jì)中容易發(fā)生此類問題，自環(huán)將引起輻射干擾。 9） 走線的分枝長度控制規(guī)則： 盡量控制(kngzh)分枝的長度，一般的要求是Tdelay=Trise/20。 10） 走線的諧振(xizhn)規(guī)則： 主要針對高頻信號設(shè)計(jì)而言，即布線長度不得與其波長(bchng)成整數(shù)倍關(guān)系，以免產(chǎn)生諧振現(xiàn)象。11） 走線長度控制規(guī)則： 即短線規(guī)則，在設(shè)計(jì)時(shí)應(yīng)該盡量讓布線長度盡量短，以減少由于走線過長帶來的干擾問題，特別是一些重要信號線，如時(shí)鐘線，務(wù)必將其振蕩器放在離器

23、件很近的地方。對驅(qū)動多個(gè)器件的情況，應(yīng)根據(jù)具體情況決定采用何種網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)。 12） 倒角規(guī)則(guz)： PCB設(shè)計(jì)中應(yīng)避免產(chǎn)生銳角(rujio)和直角， 產(chǎn)生不必要的輻射(fsh)，同時(shí)工藝性能也不好。 13） 器件去藕規(guī)則： A. 在印制版上增加必要的去藕電容，濾除電源上的干擾信號，使電源信號穩(wěn)定。在多層板中，對去藕電容的位置一般要求不太高，但對雙層板，去藕電容的布局及電源的布線方式將直接影響到整個(gè)系統(tǒng)的穩(wěn)定性，有時(shí)甚至關(guān)系到設(shè)計(jì)的成敗。 B. 在雙層板設(shè)計(jì)中，一般應(yīng)該使電流先經(jīng)過濾波電容濾波再供器件使用，同時(shí)還要充分考慮到由于器件產(chǎn)生的電源噪聲對下游的器件的影響，一般來說，采用總線結(jié)構(gòu)

24、 設(shè)計(jì)比較好，在設(shè)計(jì)時(shí)，還要考慮到由于傳輸距離過長而帶來的電壓跌落給器件造成的影響，必要時(shí)增加一些電源濾波環(huán)路，避免產(chǎn)生電位差。 C. 在高速電路設(shè)計(jì)中，能否正確地使用去藕電容(dinrng)，關(guān)系到整個(gè)板的穩(wěn)定性。14） 器件布局(bj)分區(qū)/分層規(guī)則： A. 主要是為了防止不同工作頻率的模塊之間的互相干擾，同時(shí)盡量縮短高頻部分的布線長度。通常將高頻的部分布設(shè)在接口部分以減少布線長度，當(dāng)然，這樣的布局仍 然要考慮到低頻信號(xnho)可能受到的干擾。同時(shí)還要考慮到高/低頻部分地平面的分割問題，通常采用將二者的地分割，再在接口處單點(diǎn)相接。 B. 對混合電路，也有將模擬與數(shù)字電路分別布置在印制板

25、的兩面，分別使用不同的層布線，中間用地層隔離的方式。 15） 孤立銅區(qū)控制規(guī)則： 孤立銅區(qū)的出現(xiàn)，將帶來一些不可預(yù)知(y zh)的問題，因此將孤立銅區(qū)與別的信號相接，有助于改善信號質(zhì)量， 通常是將孤立(gl)銅區(qū)接地或刪除。在實(shí)際的制作中，PCB廠家將一些板的空置部分增加了一些銅箔，這主要是為了方便印制板加工，同時(shí)對防止印制板翹曲也有一定的作用。 16） 電源與地線(dxin)層的完整性規(guī)則： 對于導(dǎo)通孔密集的區(qū)域，要注意避免孔在電源和地層的挖空區(qū)域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進(jìn)而導(dǎo)致信號線在地層的回路面積增大。 17） 重疊電源與地線層規(guī)則： 不同電源層在空間上要

26、避免重疊。主要(zhyo)是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設(shè)法避免，難以避免時(shí)可考慮中間隔地層。 18） 3W規(guī)則(guz)： 為了減少線間串?dāng)_，應(yīng)保證線間距足夠大，當(dāng)線中心間距不少(b sho)于3倍線寬時(shí)，則可保持70%的電場不互相干擾，稱為3W規(guī)則。如要達(dá)到98%的電場不互相干擾，可使用10W的間距。 19） 20H規(guī)則： 由于電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁干擾。稱為(chn wi)邊沿效應(yīng)。 解決的辦法是將電源層內(nèi)縮，使得電場(din chng)只在接地層的范圍內(nèi)傳導(dǎo)。以一個(gè)H（電源和地之間的介質(zhì)厚度）為

27、單位，若內(nèi)縮20H則可以將70%的電場限制在接地層邊沿內(nèi)；內(nèi)縮100H則可以將98%的電場限制在內(nèi)。 20） 五-五規(guī)則(guz)： 印制板層數(shù)選擇規(guī)則，即時(shí)鐘頻率到5MHz或脈沖上升時(shí)間小于5ns，則PCB板須采用多層板，這是一般的規(guī)則，有的時(shí)候出于成本等因素的考慮，采用雙層板結(jié)構(gòu)時(shí)，這種情況下，最好將印制板的一面做為一個(gè)完整的地平面層。 D. 后仿真及設(shè)計(jì)優(yōu)化（待補(bǔ)充） E. 工藝設(shè)計(jì)要求 1. 一般工藝設(shè)計(jì)要求參考印制電路CAD工藝設(shè)計(jì)規(guī)范Q/DKBA-Y001-1999 2. 功能板的ICT可測試要求 A. 對于大批量生產(chǎn)的單板，一般在生產(chǎn)中要做ICT（In Circuit Test), 為了滿足ICT測試設(shè)備的要求，PCB設(shè)計(jì)中應(yīng)做相應(yīng)的處理，一般要求每個(gè)網(wǎng)絡(luò)都要至少有一個(gè)可供測試探針接觸的測試點(diǎn)，稱為ICT測試點(diǎn)。 B. PCB上的ICT測試點(diǎn)的數(shù)目應(yīng)符合ICT測試規(guī)范的要求,且應(yīng)在PCB板的焊接面, 檢測點(diǎn)可以是器件的焊點(diǎn),也可以是過孔。 C. 檢測點(diǎn)的焊盤尺寸最