1、抗輻射技術調研抗輻射技術調研1.總劑量效應2.單粒子效應3.測試方法4.研究內容總劑量效應總劑量效應總劑量效應（TID）：光子或高能離子在集成電路的材料中電離產生電子空穴對，電子空穴隨即發生復合、擴散和漂移，最終在氧化層中形成氧化物陷阱電荷或者在氧化層與半導體材料的界面處形成界面陷阱電荷，使器件的性能降低甚至失效總劑量效應總劑量效應TID加固設計技術：環形柵、加保護環和H結構、源漏注入控制在薄氧區域、采用無邊緣N型晶體管等總劑量效應總劑量效應國外文獻報導：1. 隨著IC集成規模和加工精度的提高，柵氧的厚度逐漸減小，TID效應也在減小。當柵氧的厚度低于10nm時，柵氧的TID加固就不存在了，主要

2、的加固問題放在場氧的橫向結構，用淺槽隔離方法(STI)來解決。當CMOS溝道長度0.3V;n (2)P溝道閾值電壓最大為2.8V，即Vtp2.8V;n (3)閾值電壓漂移Vth=1.4Vn (4)功耗電流Iss=100倍的最大規范值;n (5)傳輸延遲時間:Tplh=1.35倍最大規范值；Tphl 1Mrad)生產：commercial 0.25um shallow trench isolated(STI)特點：RadHard-by-Design:環形柵、溝道阻斷、自恢復寄存器、寬金屬總線Ramon Chips（300Krad）ISRAEL生產：0.18um, 0.13um standard

3、CMOS process特點：Rad-Hardened by Design cell library應用：leon3-FT SoCIEEE Journal of Solid-state circuits (1Mrad）生產：0.25um特點：RHBD可行性可行性哈工大生產：0.5um，0.25um，0.18um工藝特點：1.軟件工具，晶體管級/RTL敏感性路徑分析軟件2. 系統結構與算法3. 存儲器多位錯加固算法與版圖技術4. 創新動力5. 合適的價格6. 合作溝通差距1. 實際抗輻射投片經驗2. RHBD庫可行性可行性哈工大0.25um下1.電路/版圖級抗輻射組合電路單元設計2.自恢復寄存器

4、單元設計3.高可靠SRAM單元及電路設計基于國內商業IC生產線完成抗輻射SoC設計是完全可行的！常用方法常用方法抗劑量率引起的SEL 抗SEL有以下幾種方法：使使P P型襯底充分接地，型襯底充分接地，N N型襯底充分接電源型襯底充分接電源用場隔離方法設計抗閂鎖電路用場隔離方法設計抗閂鎖電路采樣外延襯底采樣外延襯底 其中，最有效的方法是從工藝入手，在N+或P+為襯底的高阻外延片上制作CMOS電路，在版圖設計時，在阱內增加埋層，P阱加P+埋層，N阱增加N+埋層常用方法常用方法抗總劑量效應引起的閾值損傷采用無場區或場區加環的設計方法，減少場區漏電流。其中環形柵設計不存在場區漏電，能有效提高抗總劑量效應。工藝上，可采樣加固的柵氧化層降低空穴捕獲率，采用場區加固技術降低邊緣漏電流。此外，薄氧化層對提高器件的抗總劑量能力十分有效。一般情況下，0.18微米以下工藝具有本征抗100Krad總劑量能力。常用方法常用方法抗輻射電路設計原則 晶體管比例變化：P管和N管的W/L從2.02.5增加到2.53.0. 輸出負載能力的變化:驅動器件的W/L提高10%25% 避免使用動態邏輯:輻射產生的光電流會使動態電路節