1、封面基于 CPLD 的信號發生器設計摘要 ：本文給出了一種采用 CPLD 作為主控器的信號發生器設計方案。由于采用 方案具有工作速度快，硬件體積小，可靠性高等優點 關鍵詞 ： 信號發生器； VHDL ；EDA ；CPLD1 引言作者： PanHongliang僅供個人學習EDA 技術進行設計，該隨著社會的發展，人們對生活的要求也逐步提高，也越來越希望在各個方面都有很大 的提高，尤其是在信號方面，信號發生器作為提供測試用電信號的儀器必不可少。傳統信 號發生器要用模擬器件來實現，后來出現了用數字電路來設計的方案，例如采用單片機 等。 EDA 技術的出現與可編程器件的應用改變了數字電路的設計方法。采

2、用可編程器件進 行工程開發具有費用低、開發時間短的特點 , 有利于新產品占領市場。本文給出了一種采用CPLD 作為主控部件的信號發生器設計方案，在設計輸入時采用VHDL 進行描述，再連入外圍電路與 CPLD 構建起整個系統。2 系統設計2.1設計要求信號發生器能夠產生正弦波、方波、三角波，并可通過開關選擇輸出波形。2.2 設計思路根據設計要求，智能信號發生器由 4 部分組成，既電源模塊、時鐘信號發生器、主控器、 D/A 轉換模塊，系統結構如圖 1 所示。晶體振蕩器產生穩定度很高的時鐘信號，在時 鐘信號的作用下，主控器產生頻率可變的波形數據信號，經數 / 摸轉換電路最終輸出所需要 的波形。圖 1

3、 系統結構框圖2.3模塊設計2.3.1主控器設計在主控器內部也共有四個模塊，既三角波模塊，正弦波模塊，方波模塊和一個控制模 塊，通過編程可以分別設計這四個模塊。了【】圖 3 CPLD 內部控制原理圖2.3.1.1三角波模塊三角波模塊是在設計時置一變量作為工作狀態標志，在此變量全為0 時，當檢測到時鐘的上升沿時進行加同一個數操作，全為0 時，進行減同一個數操作。由于A/D 轉換采用12 位的 ADC7545 芯片，且設 64 個時鐘為一個三角波周期，輸出每次加/減&設計程序如下： LIBRARY IEEE 。USE IEEE.STD_LOGIC_1 1 64.ALL。USE IEEE.S

4、TD_LOGIC_UNSIGNED.ALLENTITY delta ISPORT(clk,reset:IN STD_LOGIC 。q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0。) END delta 。ARCHITECTURE behave OF delta ISBEGINPROCESS(clk,reset)VARIABLE tmp: STD_LOGIC_VECTOR(7 DOWNTO 0。)VARIABLE a: STD_LOGIC。BEGINIF reset=0THENtmp:=”00000000”。ELSIF clkEVENT AND clk= 1THENIF a=

5、 0 THENIF tmp= ”11111110”THENtmp:= ”11111111”。a:= 1 。ELSEtmp:=tmp+1 。END IF。ELSEIF tmp= ” 00000001 ” THENtmp:=” 00000000”。a:= 0 。ELSE遞增運算tmp:=tmp-1END IF 。END IF 。END IF 。q=tmp 。END PROCESS。END behave 。2.3.1.2正弦波模塊正弦波模塊是對一個正弦波周期分為 64 個采樣點， 然后量化為 8 位 2 進制數據， 最大 值為 255，最小值為 0，由此得到正弦波表，經 D/A 轉換得到波形。設計程

6、序為： LIBRARY IEEE 。USE IEEE.STD_LOGIC_1164.ALL 。USE IEEE.STD_LOGIC_UNSIGNED.ALL。ENTITY sin ISPORT(clk,clr:IN STD_LOGIC 。 d:OUTINTEGERRANGE 0 TO 255)。 END sin 。ARCHITECTURE behave OF sin ISBEGINPROCESS(clk,clr)VARIABLE tmp: INTEGERRANGE 0 TO 63 。BEGINIF clr=0 THENDddddddddddddddddddddddddddddddddddddd

7、ddddddddddddddddddddddddddd=255 。END CASE。END IF 。END PROCESS 。END behave 。2.3.1.3方波模塊方波模塊設計是交替送出全 0 和全 1，并以 32 個延時實現， 64 個時鐘為 計程序為：LIBRARY IEEE 。USE IEEE.STD_LOGIC_1164.ALL。ENTITY square ISPORT(clk,clr:IN STD_LOGIC 。 q:OUTINTEGERRANGE 0 TO 255)。 END square 。ARCHITECTURE behave OF square IS SIGNAL a

8、:BIT 。BEGINPROCESS(clk,clr)VARIABLE cnt: INTEGER 。BEGINIF clr= 0 THENa= 0 。ELSIF clk EVENT AND clk= 1 THENIF cnt63 THENcnt:=cnt+1 。ELSECnt:=0 。a=NOT aEND IF個周期。設END IF 。END PROCESSPROCESS(clk,a)BEGINIF clk EVENT AND clk= 1 THENIF a= 1 THENq=255SELSEq qqqNULLEND CASE 。END PROCESS 。END behave 。2.3.2 D

9、/A 轉換模塊圖 4 D/A 轉換電路電路中，AD7545 將波形數據轉換為模擬信號；LF353 進行信號濾波和整形。2.3.3晶振電路模塊圖 5 晶振電路在此電路中，通過 12M 的石英晶體和電容及 74LS04 來產生 12MHz 的頻率電路。2.3.4電源模塊圖 6 電源原理圖在此電路中， 220V 電壓經變壓器到整流橋能產生直流電壓，再通過電容濾波，通過7805 和 7905 來產生穩定的+5V 和-5V 電壓。2.4設計驗證圖 7 三角波仿真圖圖 8 正弦波仿真圖 9 方波仿真圖2.5印制電路板設計圖 10 系統原理圖圖 11 PCB 板圖圖 12 3D 圖3 結束語本文介紹了一種基

10、于 CPLD 的信號器的設計方案，用VHDL 語言來設計主控器部分，并用 D/A 轉換將數字信號轉換成模擬信號用示波器顯示出波形。主控器部分采用MAX+PLUSII進行仿真，仿真結果驗證了設計的正確性。致謝在作者設計的過程中，指導老師陳衛兵給予了大力支持，陳老師認真負責的工作態度，嚴謹的治學精神和深厚的理論水平使作者受益匪淺。在此表示感謝！參考文獻1李國洪，沈明山.可編程器件 EDA 技術與實踐M.北京：機械工業出版社，20042王金明.Verilog HDL 程序設計教程M.北京：人民郵電出版社，20043潘松、黃繼業.EDA 技術實用教程M.北京：科學出版社，20024徐惠民，安德寧.數字

11、邏輯設計與 VHDL 描述M.北京：機械工業出版社,20025杜建國.Verilog HDL 硬件描述語言M.北京：國防工業出版社,2004.1廖裕平，陸瑞強.數字電路設計一使用 MAX+plus IIM.北京：清華大學出版社，2001Signal Generator Design Based on CPLDName:Liu Zhiyi Student Number:200440602115Advisor:Chen WeibingAbstract: This article gives a signal generator design using CPLD as themain contro

12、ller. As a result of using EDAtechnique, the design proposal hasmany advantages such as of fastworking speed, small size in hardware, highreliability.Keywords: Signal Generator。VHDL。EDA。CPLD版權申明本文部分內容，包括文字、圖片、以及設計等在網上搜集整理。版權為潘宏亮個人所有This article includes some parts, including text,pictures, and desig

13、 n. Copyright is Pan Hon glia ngs pers onal ownership.用戶可將本文的內容或服務用于個人學習、研究或欣賞，以及 其他非商業性或非盈利性用途，但同時應遵守著作權法及其他相關 法律的規定，不得侵犯本網站及相關權利人的合法權利。除此以 外，將本文任何內容或服務用于其他用途時，須征得本人及相關權 利人的書面許可，并支付報酬。Users may use the contents or services of this article for pers onalstudy, research or appreciati on, and other non

14、-commercial or non-profitpurposes, but at the same time, they shall abide by the provisions ofcopyright law and other releva nt laws, and shall not infringe upon thelegitimate rights of this website and its releva nt obligees. In addition,when any content or service of this article is used for other purposes,written permission and remun erati on shall be obta ined from the pers onconcerned and the releva nt obligee.轉載或引用本文內容必須是以新聞性或資料性公共免費信息為 使用目的的合理、善意引用，不得對本文內容原意進行曲解、修 改，并自負版權等法律責任。Reproducti on or quotatio n of the content of thisarticle must be reas on a