1、目錄摘要.21 結構設計與方案選擇.31.1關于實現電動骰子功能的設計.31.2設計方案選擇.4方案一.4方案二.9方案三.12方案選擇.132.硬件設計.142.1計數器與數碼管的設計.142.2時鐘脈沖信號的設計.152.3整體設計.162.4擴展設計.17結束語.19參考文獻.20附錄.21摘要電動骰子的的設計和制作需要綜合運用電子、電路的知識，需要運用計數器產生1至6六個數字，并用數碼管顯示，然后用開關控制，達到現實中擲骰子的效果。計數器的功能是統計時鐘脈沖的個數，利用這個功能和反饋置數使計數器實現1至6的計數。時鐘脈沖的制作可以使用555定時器構成多諧振蕩器，也可以使用石英晶體制作多

2、諧振蕩器。最后本文就整體設計思路進行了說明，并進行了歸納、總結。關鍵詞：計數器、脈沖信號、555定時器電骰子的設計與制作1 結構設計與方案選擇1.1關于實現電骰子功能的設計 電骰子的設計分為數字生成部分、顯示部分和脈沖部分。數字部分需要采用計數器實現，計數器的功能是統計時鐘脈沖的個數，將計數器的輸出端連接到顯示部分就可以顯示數字。計數器的部分需要在1至6之間進行循環，這利用計數器的反饋預置數法。“反饋預置數法”的LD端控制信號由計數器的輸出端的信號通過門電路實現。預置數從D3D2D1D0輸入，同步預置數功能的預置數為（1111-M）+1（加法）或（M-1）（減法）；異步預置數數據為（1111-

3、M）（加法）或M（減法）。如九進加法計數，同步預置控制功能的預置數數據為D3D2D1D0=0111，即第八個CP作用后，產生預置數信號，第九個CP時預置數為0111；異步預置數據為0101。又如九進制減法計數，同步預置控制功能的預置數據為1001-1=1000，計數過程為1000011110110201013010040011500106000170000810009；異步預置數據為1001，計數過程為1001100010111201103010140100500116 0010700018（0000）10009，下標數字表示第幾個時鐘脈沖作用后的輸出情況。若LD端輸入控制信號不用Co或Bo端

4、的輸出信號，而改用計數器Q3Q0端輸出信號進行組合（相與、與非、或、或非）后的信號，則應該按照計數過程推算得出結論。 脈沖信號的生產可以使用555定時器來實現，也可以用石英晶體來實現。555定時器是一種模擬電路和數字電路相結合的中規模集成器件，它性能優良，適用范圍很廣，外部加接少量的阻容元件可以很方便地組成多諧振蕩器。因此集成555定時被廣泛應用于脈沖波形的產生與變換、測量與控制等方面。石英晶體振蕩器是利用石英晶體（二氧化硅的結晶體）的壓電效應制成的一種諧振器件，它的基本構成大致是：從一塊石英晶體上按一定方位角切下薄片（簡稱為晶片，它可以是正方形、矩形或圓形等），在它的兩個對應面上涂敷銀層作為

5、電極，在每個電極上各焊一根引線接到管腳 上，再加上封裝外殼就構成了石英晶體諧振器，簡稱為石英晶體或晶體、晶振。其產品一般用金屬外殼封裝，也有用玻璃殼、陶瓷或塑料封裝的。 這些設備完成后就要設計顯示部分，由數碼管和7448七段顯示譯碼器構成顯示部分。將計數器的輸出端連接到7448芯片的輸入端，然后將7448芯片與數碼管連接。計數部分顯示部分脈沖信號圖1-1 電骰子的流程圖1.2方案選擇方案一計數器芯片74161是4 位二進制同步計數器（異步清除），161 為可預置的4 位二進制同步計數器，共有54/74161 和54/74LS161 兩種線路結構型式，161 的清除端是異步的。當清除端CLEAR

6、 為低電平時，不管時鐘端CLOCK狀態如何，即可完成清除功能。161 的預置是同步的。當置入控制器LOAD為低電平時，在CLOCK上升沿作用下，輸出端QAQD與數據輸入端AD 相一致。對于54/74161，當CLOCK 由低至高跳變或跳變前，如果計數控制端ENP、ENT 為高電平，則LOAD 應避免由低至高電平的跳變，而54/74LS161無此種限制。161 的計數是同步的，靠CLOCK 同時加在四個觸發器上而實現的。當ENP、ENT 均為高電平時，在CLOCK 上升沿作用下QAQD 同時變化，從而消除了異步計數器中出現的計數尖峰。對于54/74161，只有當CLOCK 為高電平時，ENP、E

7、NT 才允許由高至低電平的跳變，而54/74LS161 的ENP、ENT 跳變與CLOCK無關。161有超前進位功能。當計數溢出時，進位輸出端（RCO）輸出一個高電平脈沖，其寬度為QA 的高電平部分。在不外加門電路的情況下，可級聯成N 位同步計數器。對于54/74LS161，在CLOCK出現前，即使ENP、ENT、CLEAR發生變化，電路的功能也不受影響。在使用74LS161芯片時，將ENP和ENT分別接高電平，將時鐘脈沖接到CLK端，這樣計數器就實現了加法計數功能。圖1-2 74LS161管腳圖表1-3 74LS161功能表輸入輸出CpCRLDPTDCBAQDQCQB QA×0&#

8、215;××××××000010××DCBADCBA×110×××××保持×11×0××××保持1111××××計數圖1-4 555定時器555定時器是一種模擬和數字功能相結合的中規模集成器件。一般用雙極性工藝制作的稱為555，用CMOS工藝制作的稱為7555，除單定時器外，還有對應的雙定時器556/7556。555定時器的電源電壓范圍寬，可在4.5V16V

9、工作，7555可在318V工作，輸出驅動電流約為200mA，因而其輸出可與TTL、CMOS 或者模擬電路電平兼容。555定時器成本低，性能可靠，只需要外接幾個電阻、電容，就可以實現多諧振蕩器、單穩態觸發器及施密特觸發器等脈沖產生與變換電路。它也常作為定時器廣泛應用于儀器儀表、家用電器、電子測量及自動控制等方面。它內部包括兩個電壓比較器，三個等值串聯電阻，一個RS觸發器，一個放電管T及功率輸出級。它提供兩個基準電壓VCC/3和2VCC /3。555定時器的功能主要由兩個比較器決定。兩個比較器的輸出電壓控制RS觸發器和放電管的狀態。在電源與地之間加上電壓，當5腳懸空時，則電壓比較器C1的同相輸入端

10、的電壓為2VCC/3，C2的反相輸入端的電壓為VCC/3。若觸發輸入端TR的電壓小于VCC/3，則比較器C2的輸出為0，可使RS觸發器置1，使輸出端OUT=1。如果閾值輸入端TH的電壓大于2VCC/3，同時TR端的電壓大于VCC /3，則C1的輸出為0，C2的輸出為1，可將RS觸發器置0，使輸出為0電平。圖1-5 555定時器內部結構由555定時器組成的多諧振蕩器如圖1-6所示，其中R1、R2和電容C為外接元件。其工作波如圖1-7所示。設電容的初始電壓Uc0，t0時接通電源，由于電容電壓不能突變，所以高、低觸發端VTHVTL=0<1/3VCC，比較器A1輸出為高電平，A2輸出為低電平，即

11、RD=1，SD=0（1表示高電位，0表示低電位），R-S觸發器置1，定時器輸出Uo=1，此時Q=1，定時器內部放電三極管截止，電源VCC經向電容C充電，UC逐漸升高。當UC上升到1/3VCC時， 輸出由0翻轉為1，這時RD=RS=1，R-S 觸發順保持狀態不變。所以0<t<t1期間,定時器輸出Uo為高電平1。t=t1 時刻，Uc上升到2/3Vcc，比較器A1的輸出由1變為0，這時RD=0，RS=1，R-S 觸發器復0，定時器輸出Uo=0。 t1<t<t2期間，Q=0，放電三極管T導通，電容C通過R2放電。Uc按指數規律下降，當Uc<2/3VCC時比較器A1輸出由0

12、變為1，R-S觸發器的RD=SD=1，Q的狀態不變，Uo的狀態仍為低電平。 t=t2時刻，Uc下降到1/3Vcc，比較器A2輸出由1變為0，R-S觸發器的RD=1，SD=0，觸發器處于1，定時器輸出Uo=1。此時電源再次向電容C放電，重復上述過程。通過上述分析可知，電容充電時，定時器輸出Uo=1，電容放電時Uo=0， 0，電容不斷地進行充、放電，輸出端便獲得矩形波。多諧振蕩器無外部信號輸入，卻能輸出矩形波，其實質是將直流形式的電能變為矩形波形式的電能。圖1-6 555多諧振蕩器原理圖 振蕩周期T=T1+T2。T1為電容充電時間，T2為電容放電時間。充電時間T1=（R1+R2）C20.7（R1+

13、R2）C；放電時間T2=R2C20.7R2C； 矩形波的振蕩周期T=T1+T2=2（R1+2R2）C0.7（R1+2R2）C。因此改變R1、R2和電容C的值，便可以改變矩形波的周期和頻率。對于矩形波，除了用幅度、周期來衡量外，還有一個參數：占空比q，q=（脈寬tw）/（周期T）。圖1-7多諧振蕩器的工作波形方案二圖1-8 方案二電路圖192為可預置的十進制同步加、減計數器。192 的清除端是異步的。當清除端（MR）為高電平時，不管時鐘端（CPD、CPU）狀態如何，即可完成清除功能。192 的預置是異步的。當置入控制端LD為低電平時，不管時鐘CP的狀態如何，輸出端（Q0Q3）即可預置成與數據輸入

14、端（D0D3）相一致的狀態。192 的計數是同步的，靠CPD、CPU同時加在 4 個觸發器上而實現。在CPD、CPU上升沿作用下Q0Q3 同時變化，從而消除了異步計數器中出現的計數尖峰。當進行加計數或減計數時可分別利用CPD、CPU，此時另一個時鐘應為高電平。當計數上溢出時，進位輸出端Co輸出一個低電平脈沖，其寬度為CPU低電平部分的低電平脈沖；當計數下溢出時，錯位輸出端Bo輸出一個低電平脈沖，其寬度為CP低電平部分的低電平脈沖。當把Co和Bo分別連接后一級的CPD、CPU，即可進行級聯。圖1-9 計數器40192管腳圖 在40192集成計數器的邏輯功能如圖1-9所示，表中表示時鐘脈沖的上升沿

15、，從表中可以看出，不管是加法計數過程，還是減法計數過程，都是在計數時鐘脈沖上升沿觸發的。在計數過程中，必須使清零端接低電平，預置數端接高電平，當脈沖出現上升沿時計數器實現計數功能。表1-10 計數器40192功能表石英諧振器簡稱為晶振，它是利用具有壓電效應的石英晶體片制成的。這種石英晶體薄片受到外加交變電場的作用時會產生機械振動，當交變電場的頻率與田英晶體的固有頻率相同時，振動便變得很強烈，這就是晶體諧振特性的反應。利用這種特性，就可以用石英諧振器取代LC(線圈和電容)諧振回路、濾波器等。由于石英諧振器具有體積小、重量輕、可靠性高、頻率穩定度高等優點，被應用于家用電器和通信設備中。石英諧振器按

16、引出電極情況來分有雙電極型、三電極型和雙對電極型幾種。石英諧振器因具有極高的頻率穩定性，故主要用在要求頻率十分穩定的振蕩電路中作諧振元件，如彩電的色副載波振蕩器、電子鐘表的時基振蕩器及游戲機中的時鐘脈沖振蕩器等，石英晶體成本較高，故在要求不太高的電路中一般采用陶瓷諧振元件。石英晶體振蕩器摘要性能指標：標稱頻率：振蕩器輸出的中心頻率或頻率的標稱值。可選頻率范圍：我們所能提供的某種規格的振蕩器的可實現的頻率輸出。頻率溫度穩定度：在指定溫度范圍內振蕩器的輸出頻率相對于25°C時測量值的最大允許頻率偏差。老化：在確定時間內輸出頻率的相對變化。占空比：反映輸出波形的對稱性，也就說，在一個周期內

17、，高電平與低電平所占比例之比。上升時間：方波從低電平轉換為高電平的時間。下降時間：方波從高電平轉換為低電平的時間。諧波：振蕩器在相對于輸出頻率諧振點處的抑制。圖1-11 石英晶體振蕩器電路圖1.2.3方案三在發現用單穩態很難達到延遲和頻率變化的效果后，而且壓控振蕩電路的輸入不能直接用電壓幅度（幅值）可變的交流電壓源。于是我們換思路思考，決定把555壓控振蕩器換成另一壓控振蕩電路，即電壓頻率轉換電路（參考模電P466電路）。該壓控振蕩器由一個積分電路和一個比較器組成。原理是利用積分運算電路輸出電壓的變化去控制壓控振蕩器輸出頻率的變化（開關斷開后脈沖波頻率漸漸變小），數碼顯示計數頻率漸漸變慢。當經

18、過5到10秒的時間后，電壓達到一定值時，也就是說超過壓控振蕩器可控電壓范圍后，振蕩器失效，計數停止。從而就實現了電子骰子的功能要求。但是在Multisim仿真過程中，遇到了問題。單獨仿真積分電路時輸入直流，輸出也是直流，幅值沒有變化，這與理論不符，說明在Multisim中仿真不出我們想要的結果。在Multisim仿真中，電壓頻率轉換（壓控振蕩器），可以仿真出來脈沖波，問題是它的脈沖波略有失真，并沒有比我們先前使用的555壓控振蕩器的脈沖波的波形好看，所以這個方案無法用Multisim仿真軟件實現。該方案理論上是可以實現的，但是可能是Multisim仿真軟件自身存在著問題，所以無法實現。數碼顯示

19、器六進制計數器電壓頻率轉換電路（壓控振蕩器）積分運算電路（控制電壓變化）圖1-12 電路原理圖圖1-13 積分型電路圖方案選擇經過分析，在計數器芯片的選擇上，因為74161和74192功能上基本相近，區別只是在置數控制端上，74161為同步預置數，而74192為異步預置數。電骰子的數值在1至6之間，所以不能采用反饋置零法和反饋清零法，故在電骰子的制作中要使用置數功能，所以首要考慮的就是置數功能。74161為同步置數，在反饋是只要將輸出Q2Q3通過與非門接到74161的置數端即可。74192為異步置數，在反饋時要將輸出Q1Q2Q3通過與非門接到74192的置數端。其他部分兩種芯片的使用方法基本相

20、同，由于兩輸入與非門更加使用，故使用74161芯片。通過555定時器制作時鐘脈沖方便簡單，只需外接電阻電容即可制作成需要的脈沖。所以經過綜合分析，選用方案一。2 硬件設計2.1計數器與數碼管的設計顯示部分采用七段數碼管和七段顯示譯碼器7448一起實現，將數碼管與七段顯示譯碼器7448按照圖2-1的方式連接，然后將七段顯示譯碼器7448的四個輸入端連接到計數器74LS161的四個輸出端即可。圖 2-1 數碼管顯示電路在計數器的設計中，因為電骰子窯實現1到6的循環變化，所以要是計數器實現1到6的六進制循環，采用反饋預置數的方式。把計數器的輸入端置數D3D2D1D0=0001，將計數器的輸出端Q2和

21、Q3通過與非門連接到計數器芯片的置數端，低電平有效。因為74LS161為同步置數，當計數器加計數至6時，Q2和Q3都為高電平，通過與非門后為低電平，當下一個脈沖上升沿到來時，計數器完成置數，輸出端杯置數為0001，數碼管顯示為1，這樣就完成了從1到6的循環計數。圖2-2 計數器與數碼管連接圖2.2時鐘脈沖信號的設計時鐘脈沖信號的產生由555定時器和電阻、電容構成。將2、6端并聯，再與RC構成的充放電電路的串聯點連接，將7端接到放電點。其中電容C2起穩定輸出電壓的作用。在電骰子的電路中，時鐘脈沖控制計時器芯片74LS161實現加法計數功能，所以對時鐘脈沖的頻率要求不高，只要保證頻率足夠大，使數碼

22、管顯示數字不能被人眼分辨即可，所以只需要50Hz左右即可滿足要求。 電容C1的充電時間T1=（R1+R2）C2；放電時間T2=R2C2； 矩形波的振蕩周期T=T1+T2=2（R1+2R2）C；頻率f=1/T；選擇電阻R1=1k，R2=1k，C1=10uF，得出f=1/2（R1+2R2）C148Hz。圖2-3 時鐘脈沖電路2.3 整體設計在之前的設計中，我們已經討論了計數器的設置和顯示數碼管的連接方式，并且制作了基于55定時器的時鐘脈沖，下面我們需要完成的工作就是把這些部分連接到一起。在確定如何完成擲骰子的動作方面，我們考慮使用開關，因為開關方便，易于操作。那么如何實現像現實生活中的擲骰子的效果

23、，即在1至6這六個數字中隨機的產生一個數字呢？因為計數器74LS161是上升沿觸發的計數器，所以不論當計數器74LS161的CLK端是高電平還是低電平，計數器都不會實現計數功能，而是保持之前的數字不變。我們就利用這個原理，將時鐘脈沖和一個單刀雙擲開關通過與門連接起來，然后將與門的輸出送到計數器74LS161的CLK端。將單刀雙擲開關的兩端分別連到高電平和地。這樣，當開關擲向高電平時，高電平與時鐘脈沖相與，與門輸出仍為時鐘脈沖，計數器74LS161實現計數功能，在1到6之間循環計數；當開關擲向地時，低電平與時鐘脈沖相與，與門輸出為低電平，計數器74LS161保持之前的狀態，數碼管靜態顯示之前計數

24、器輸出的數字。這樣，一次擲骰子的過程就結束了。圖2-4 整體設計電路2.4 擴展設計在現實生活中，通常會同時用三個骰子，比如在玩麻將或者擲骰子賭博中就是到三個骰子，所以為了和實際生活想貼近，我們特別設計了一套拓展方案，即實現三個骰子的功能。電路如圖2-5。圖2-5 三個骰子的電路圖在這個電路中，脈沖信號為具體給出，因為上文應經給出了詳盡的原理圖，此處僅用DClock代替。圖中的計數器芯片的連接方式和單個骰子的連接方式的區別僅僅表現在后兩個骰子的CLK端的輸入信號上，后兩個計數器芯片的CLK輸入端連接到前一個電路的與非門的輸出端。第一個骰子在時鐘脈沖的上升沿的作用下進行1至6的加法計數，在加法計

25、數過程中，計數器芯片74LS161的輸出端Q2Q3通過與非門輸入到置數端，并將與非門的輸出作為下一個計數器芯片的脈沖信號，這是因為當計數器輸出Q3Q2Q1Q0為0001、0010、0011、0100、0101時與非門輸出為高電平，只有當計數器輸出Q3Q2Q1Q0為0110時與非門的輸出為低電平，所以在一個計數周期內就產生了一個上升沿；同理，第三片計數器芯片利用第二片的與非門輸出。結束語經過兩個星期的努力研究，每一次突破，都給我們帶來喜悅。最終我們小組獲得成果，兩個星期來的汗水沒有白流，我們不僅收獲了做電路設計和仿真上的經驗，同時也收獲到享受成功時的那份心情，從苦到甜。從本次課程設計中，我們深深體會到自己實際動手能力方面的不足，經過這次對我們的考驗，我們學會了運用很多以前學過的知識，去實現我們想要做的東西；我們也學會了執著與堅持，因為要想獲得成功就得需要很強的毅力。回頭想想，一項研究真的不是一朝一夕的事情，往往心急是做不出來的，要經過不斷努力和試驗才能實現。經過這次課程設計，我們系統地利用了電路，模擬電子技術和數字電子技術的知識，將三門學科有機地結合起來，增強我們的理論知識，因為在課堂上我們只是學習單一的一門學科，沒有將幾門學科