1、MO潸驅(qū)動電路綜述 分類：電源技術(shù)類文章 在使用MO第設(shè)計開關(guān)電源或者馬達驅(qū)動電路的時候，大部分人都會考慮MOSJ 導(dǎo)通電阻，最大電壓等，最大電流等，也有很多人僅僅考慮這些因素.這樣的電路 也許是可以工作的，但并不是優(yōu)秀的，作為正式的產(chǎn)品設(shè)計也是不允許的.下面是我對MOSFET MOSFET動電路基礎(chǔ)的一點總結(jié)，其中參考了一些資 料，非全部原創(chuàng).包括MOST的介紹,特性，驅(qū)動以及應(yīng)用電路.1,MOSt種類和結(jié)構(gòu)MOSFET是FET的一種（另一種是JFET）,可以被制造成增強型或耗盡型，P溝道或N溝道共4種類型，但實際應(yīng)用的只有增強型的 N溝道MOST和增強型的 P溝道MOST,所以通常提到NM

2、OSE者PMOS旨的就是這兩種.至于為什么不使用耗盡型的MOST，不建議刨根問底.對于這兩種增強型MOST，比較常用的是NMOSM因是導(dǎo)通電阻小，且容易制 造.所以開關(guān)電源和馬達驅(qū)動的應(yīng)用中，一般都用NMOSF面的介紹中，也多以 NMO&主.MOST的三個管腳之間有寄生電容存在，這不是我們需要的，而是由于制造 工藝限制產(chǎn)生的.寄生電容的存在使得在設(shè)計或選擇驅(qū)動電路的時候要麻煩一些 但沒有辦法避免，后邊再詳細(xì)介紹.在MOST原理圖上可以看到，漏極和源極之間有一個寄生二極管.這個叫體 二極管，在驅(qū)動感性負(fù)載（如馬達），這個二極管很重要.順便說一句，體二極管只 在單個的MOST中存在，在集成

3、電路芯片內(nèi)部通常是沒有的.2, MOS?導(dǎo)通特性導(dǎo)通的意思是作為開關(guān)，相當(dāng)于開關(guān)閉合.NMO的特性,Vgs大于一定的值就會導(dǎo)通，適合用于源極接地時的情況（低端 驅(qū)動），只要柵極電壓達到4V或10V就可以了 .PMOS勺特性,Vgs小于一定的值就會導(dǎo)通，適合用于源極接VCCH的情況（高 端驅(qū)動）.但是，雖然PMO薊以很方便地用作高端驅(qū)動，但由于導(dǎo)通電阻大，價格 貴，替換種類少等原因，在高端驅(qū)動中，通常還是使用NMOS.3,MOS開關(guān)管損失不管是NMO跪是PMOSf通后都有導(dǎo)通電阻存在，這樣電流就會在這個電阻 上消耗能量，這部分消耗的能量叫做 導(dǎo)通損耗.選擇導(dǎo)通電阻小的MOST會減小 導(dǎo)通損耗.現(xiàn)

4、在的小功率MOST導(dǎo)通電阻一般在幾十毫歐左右，幾毫歐的也有.MOSS導(dǎo)通和截止的時候，一定不是在瞬間完成的.MOS兩端的電壓有一個下 降的過程，流過的電流有一個上升的過程，在這段時間內(nèi)，MOS1的損失是電壓和 電流的乘積，叫做開關(guān)損失.通常開關(guān)損失比導(dǎo)通損失大得多，而且開關(guān)頻率越快 損失也越大.導(dǎo)通瞬間電壓和電流的乘積很大，造成的損失也就很大.縮短開關(guān)時間，可以 減小每次導(dǎo)通時的損失；降低開關(guān)頻率，可以減小單位時間內(nèi)的開關(guān)次數(shù).這兩種 辦法都可以減小開關(guān)損失.4,MOSt驅(qū)動跟雙極性晶體管相比，一般認(rèn)為使MOST導(dǎo)通不需要電流，只要GS電壓高于 一定的值,就可以了 .這個很容易做到，但是,我們

5、還需要速度.在MOS?的結(jié)構(gòu)中可以看到，在GS,GEfc間存在寄生電容，而MOSff的驅(qū)動， 實際上就是對電容的充放電.對電容的充電需要一個電流，因為對電容充電瞬間 可以把電容看成短路，所以瞬間電流會比較大.選擇/設(shè)計MOST驅(qū)動時第一要注 意的是可提供瞬間短路電流的大小.第二注意的是，普遍用于高端驅(qū)動的NMOSt通時需要是柵極電壓大于源極 電壓.而高端驅(qū)動的MOST導(dǎo)通時源極電壓與漏極電壓（VCC）相同，所以這時柵極 電壓要比VCCfc 4V或10V.如果在同一個系統(tǒng)里，要得到比VC以的電壓，就要專 門的升壓電路了 .很多馬達驅(qū)動器都集成了電荷泵，要注意的是應(yīng)該選擇合適的 外接電容，以得到足

6、夠的短路電流去驅(qū)動 MOST.上邊說的4V或10V是常用的MO籬的導(dǎo)通電壓，設(shè)計時當(dāng)然需要有一定的余 量.而且電壓越高，導(dǎo)通速度越快，導(dǎo)通電阻也越小.現(xiàn)在也有導(dǎo)通電壓更小的MO第用在不同的領(lǐng)域里，但在12V汽車電子系統(tǒng)里，一般4V導(dǎo)通就夠用了 .MO箔的驅(qū)動電路及其損失，可以參考Microchip公司的AN799 Matching MOSFET Drivers to MOSFETs.講述得很詳細(xì)，所以不打算多寫了 .5,MOSt應(yīng)用電路MOST最顯著的特性是開關(guān)特性好，所以被廣泛應(yīng)用在需要電子開關(guān)的電路 中,常見的如開關(guān)電源和馬達驅(qū)動，也有照明調(diào)光.現(xiàn)在的MOSE動，有幾個特別的需求，1,低壓

7、應(yīng)用當(dāng)使用5V電源，這時候如果使用傳統(tǒng)的圖騰柱結(jié)構(gòu)，由于三極管的be有0.7V左 右的壓降，導(dǎo)致實際最終加在gate上的電壓只有4.3V.這時候，我們選用標(biāo)稱 gate電壓4.5V的MOS?就存在一定的風(fēng)險.同樣的問題也發(fā)生在使用3V或者其他低壓電源的場合.2,寬電壓應(yīng)用輸入電壓并不是一個固定值，它會隨著時間或者其他因素而變動.這個變動導(dǎo)致 PWM1路提供給MOST的驅(qū)動電壓是不穩(wěn)定的.為了讓MOST在高gate電壓下安全，很多MOST內(nèi)置了穩(wěn)壓管強行限制gate電 壓的幅值.在這種情況下，當(dāng)提供的驅(qū)動電壓超過穩(wěn)壓管的電壓，就會引起較大的 靜態(tài)功耗.同時，如果簡單的用電阻分壓的原理降低 gat

8、e電壓，就會出現(xiàn)輸入電壓比較高的 時候,MOSt工作良好，而輸入電壓降低的時候gate電壓不足，引起導(dǎo)通不夠徹底 從而增加功耗.3,雙電壓應(yīng)用在一些控制電路中，邏輯部分使用典型的5V或者3.3V數(shù)字電壓，而功率部分使用12V甚至更高的電壓.兩個電壓采用共地方式連接.這就提出一個要求，需要使用一個電路，讓低壓側(cè)能夠有效的控制高壓側(cè)的 MOS 管，同時高壓側(cè)的MO也同樣會面對1和2中提到的問題.在這三種情況下，圖騰柱結(jié)構(gòu)無法滿足輸出要求，而很多現(xiàn)成的MOS區(qū)動IC,似乎 也沒有包含gate電壓限制的結(jié)構(gòu).于是我設(shè)計了一個相對通用的電路來滿足這三種需求.電路圖如下：圖1用于NMO的驅(qū)動電路Vh圖2用

9、于PMOS勺驅(qū)動電路這里我只針對NMO驅(qū)動電路做一個簡單分析：VI和Vh分別是低端和高端的電源，兩個電壓可以是相同的，但是VI不應(yīng)該超過Vh.Q1和Q2組成了一個反置的圖騰柱，用來實現(xiàn)隔離，同時確保兩只驅(qū)動管Q3和Q4 不會同時導(dǎo)通.R2和R3提供了 PWMI壓基準(zhǔn)，通過改變這個基準(zhǔn)，可以讓電路工作在PWM&號波 形比較陡直的位置.Q3和Q4用來提供驅(qū)動電流，由于導(dǎo)通的時候,Q3和Q4相對Vh和GNDR低都只有 一個Vce的壓降,這個壓降通常只有0.3V左右,大大低于0.7V的Vce.R5和R6是反饋電阻,用于對gate電壓進行采樣,采樣后的電壓通過Q5對Q1和 Q2的基極產(chǎn)生一個強烈

10、的負(fù)反饋,從而把gate電壓限制在一個有限的數(shù)值,這個 數(shù)值可以通過R5和R6來調(diào)節(jié).最后,R1提供了對Q3ffi Q4的基極電流限制，R4提供了對MO籬的gate電流限制, 也就是Q3和Q4的Ice的限制.必要的時候可以在R4上面并聯(lián)加速電容.這個電路提供了如下的特性：1,用低端電壓和PWMg動高端MOSr.2,用小幅度的PWM&號驅(qū)動高gate電壓需求的MOST.3,gate電壓的峰值限制4,輸入和輸出的電流限制5,通過使用合適的電阻，可以達到很低的功耗.6,PWMW號反相.NMOS不需要這個特性，可以通過前置一個反相器來解決.在設(shè)計便攜式設(shè)備和無線產(chǎn)品時，提高產(chǎn)品性能、延長電池工

11、作時間是設(shè)計人員 需要面對的兩個問題.DC-DC轉(zhuǎn)換器具有效率高、輸出電流大、靜態(tài)電流小等優(yōu) 點，非常適用于為便攜式設(shè)備供電.目前DC-DC專換器設(shè)計技術(shù)發(fā)展主要趨勢 有:(1)高頻化技術(shù)：隨著開關(guān)頻率的提高，開關(guān)變換器的體積也隨之減小，功率密 度也得到大幅提升，動態(tài)響應(yīng)得到改善.小功率DC-DC專換器的開關(guān)頻率將上升 到兆赫級.(2)低輸出電壓技術(shù)：隨著半導(dǎo)體制造技術(shù)的不斷發(fā)展，微處理器和便 攜式電子設(shè)備的工作電壓越來越低，這就要求未來的DC-D吸換器能夠提供低輸 出電壓以適應(yīng)微處理器和便攜式電子設(shè)備的要求 .這些技術(shù)的發(fā)展對電源芯片電路的設(shè)計提出了更高的要求.首先，隨著開關(guān)頻率 的不斷提高

12、，對于開關(guān)元件的性能提出了很高的要求，同時必須具有相應(yīng)的開關(guān)元件驅(qū)動電路以保證開關(guān)元件在高達兆赫級的開關(guān)頻率下正常工作.其次,對于電池供電的便攜式電子設(shè)備來說，電路的工作電壓低（以鋰電池為例，工作電壓 2.53.6V）,因此，電源芯片的工作電壓較低.MO常具有很低白導(dǎo)通電阻，消耗能量較低，在目前流行的高效DC-DC5片中多采 用MO第作為功率開關(guān).但是由于MO第的寄生電容大，一般情況下NMOSF關(guān)管 的柵極電容高達幾十皮法.這對于設(shè)計高工作頻率DC-DC專換器開關(guān)管驅(qū)動電路 的設(shè)計提出了更高的要求.在低電壓ULSI設(shè)計中有多種CMO«iCMOSK用自舉升壓結(jié)構(gòu)的邏輯電路和作為 大容性

13、負(fù)載的驅(qū)動電路.這些電路能夠在低于1V電壓供電條件下正常工作，并且 能夠在負(fù)載電容12pF的條件下工作頻率能夠達到幾十兆甚至上百兆赫茲.本文正是采用了自舉升壓電路，設(shè)計了一種具有大負(fù)載電容驅(qū)動能力的，適合于低電 壓、高開關(guān)頻率升壓型 DC-DC專換器的驅(qū)動電路.電路基于Samsung AHP615 BiCMOS：藝設(shè)計并經(jīng)過Hspice仿真驗證，在供電電壓1.5V ,負(fù)載電容為60pF 時，工作頻率能夠達到5MH©上.自舉升壓電路自舉升壓電路的原理圖如圖1所示.所謂的自舉升壓原理就是，在輸入端IN輸入 一個方波信號，利用電容Cboot將A點電壓抬升至高于VDD勺電平，這樣就可以在 B

14、端輸出一個與輸入信號反相，且高電平高于VDD勺方波信號.具體工作原理如下圖1自舉升壓電路原理圖當(dāng)VIN為高電平時,NMOS N1導(dǎo)通,PMOSt P1截止,C點電位為低電平.同時N2 導(dǎo)通,P2的柵極電位為低電平，則P2導(dǎo)通.這就使得此時A點電位約為VDD,電容 Cboot兩端電壓UOVDD由于N3導(dǎo)通,P4截止，所以B點的電位為低電平.這段 時間稱為預(yù)充電周期.當(dāng)VIN變?yōu)榈碗娖綍r，NMOST N1截止,PMOSt P1導(dǎo)通,C點電位為高電平，約為 VDD同時N2、N3截止,P3導(dǎo)通.這使得P2的柵極電位升高，P2截止.止匕時A點電 位等于C點電位加上電容Cboot兩端電壓，約為2VDD而且

15、P4導(dǎo)通，因此B點輸 出高電平，且高于VDD這段時間稱為自舉升壓周期.圖2輸入端IN電位與A、B兩點電位關(guān)系實際上,B點電位與負(fù)載電容和電容 Cboot的大小有關(guān)，可以根據(jù)設(shè)計需要調(diào)整具體關(guān)系將在介紹電路具體設(shè)計時詳細(xì)討論.在圖2中給出了輸入端IN電位與A、B兩點電位關(guān)系的小意圖驅(qū)動電路結(jié)構(gòu)圖3中給出了驅(qū)動電路的電路圖.驅(qū)動電路采用Totem輸出結(jié)構(gòu)設(shè)計，上拉驅(qū)動管 為NMO籬N4晶體管Q1和PMO籬P5.下拉驅(qū)動管為NMO管N5.圖中CL為負(fù) 載電容,Cpar為B點的寄生電容.虛線框內(nèi)的電路為自舉升壓電路.圖3驅(qū)動電路原理圖本驅(qū)動電路的設(shè)計思想是,利用自舉升壓結(jié)構(gòu)將上拉驅(qū)動管 N4的柵極（B

16、點）電位 抬升，使得UB>VDD+VT惻NMO管N4工作在線性區(qū),使得VDSN4大大減小，最終 可以實現(xiàn)驅(qū)動輸出高電平達到 VDD而在輸出低電平時，下拉驅(qū)動管本身就工作 在線性區(qū)，可以保證輸出低電平位 GND因此無需增加自舉電路也能達到設(shè)計要 求.考慮到此驅(qū)動電路應(yīng)用于升壓型 DC-DC專換器的開關(guān)管驅(qū)動，負(fù)載電容CL很大， 一般能達到幾十皮法，還需要進一步增加輸出電流能力，因此增加了晶體管Q1作 為上拉驅(qū)動管.這樣在輸入端由高電平變?yōu)榈碗娖綍r，Q1導(dǎo)通，由N4 Q1同時提 供電流,OUT端電位迅速上升，當(dāng)OU福電位上升到VDD-VBE寸,Q1截止,N4繼續(xù) 提供電流對負(fù)載電容充電，直到

17、OU礎(chǔ)電壓達到VDD.在OU琳為高電平期間，A點電位會由于電容Cboot上的電荷泄漏等原因而下降. 這會使得B點電位下降,N4的導(dǎo)通性下降.同時由于同樣的原因，OUT端電位也會 有所下降，使輸出高電平不能保持在 VDD為了防止這種現(xiàn)象的出現(xiàn)，又增加了PMO籬P5作為上拉驅(qū)動管，用來補充OUT® CL的泄漏電荷,維持OU嘲在整個 導(dǎo)通周期內(nèi)為高電平.Transient Response (a)timeTransient Response (b)圖4驅(qū)動電路傳輸特性瞬態(tài)響應(yīng)驅(qū)動電路的傳輸特性瞬態(tài)響應(yīng)在圖 4中給出.其中(a)為上升沿瞬態(tài)響應(yīng),(b)為 下降沿瞬態(tài)響應(yīng).從圖4中可以看出，驅(qū)

18、動電路上升沿明顯分為了三個部分，分別 對應(yīng)三個上拉驅(qū)動管起主導(dǎo)作用的時期.1階段為Qt N4共同作用，輸出電壓迅 速抬升,2階段為N4起主導(dǎo)作,使輸出電平達到VDD,3階段為P5起主導(dǎo)作用,維 持輸出高電平為VDD而且還可以縮短上升時間，下降時間滿足工作頻率在兆赫 茲級以上的要求.需要注意的問題及仿真結(jié)果電容Cboot的大小的確定Cboot的最小值可以按照以下方法確定.在預(yù)充電周期內(nèi)，電容Cboot上的電荷 為VDDCboot.在A點的寄生電容(計為CA)上的電荷為VDDC/®此在預(yù)充電周期 內(nèi),A點的總電荷為Q_A1=V_DDC_boot+V_DDC_A (1)B點電位為GND因止

19、匕在B點的寄生電容Cpar上的電荷為0.在自舉升壓周期，為了使OU礎(chǔ)電壓達到VDD,B點電位最低為VB= VDD+Vthn!3 此在B點的寄生電容Cpar上的電荷為Q_B=(V_DD+V_thn)Cpar (2)忽略MOg P4源漏兩端壓降，此時Cboot上的電荷為VthnCboot ,A點寄生電容 CA的電荷為(VDD+Vthn)CA.A點的總電荷為QA2=V_thnC_BOOT+(V_DD+V_thn)C_A (3)同時根據(jù)電荷守恒又有Q_B=Q_A-Q_A2 (4)綜合式(1)(4)可得C_boot=fracV_DD+V_thnv_DD-v_thnCpar+fracv_thnv_ DD-

20、v_thnC_A=fracV_Bv_DD-v_thnCpar+fracV_thnv_ DD-v_thnC_A (5)從式(5)中可以看出,Cboot隨輸入電壓變小而變大，并且隨B點電壓VB變大而變 大.而B點電壓直接影響N4的導(dǎo)通電阻，也就影響驅(qū)動電路的上升時間.因此在實 際設(shè)計時，Cboot的取值要大于式(5)的計算結(jié)果，這樣可以提高B點電壓，降低N4 導(dǎo)通電阻，減小驅(qū)動電路的上升時間.P2、 P4的尺寸問題將公式重新整理后得：V_B=(V_DD-V_thn)fracC_bootCpar-V_thnfracC_ACpar (6)從式(6)中可以看出在自舉升壓周期內(nèi)，A、B兩點的寄生電容使得B

21、點電位降低. 在實際設(shè)計時為了得到合適的 B點電位，除了增加Cboot大小外，要盡量減小A、 B兩點的寄生電容.在設(shè)計時，預(yù)充電PMO籬P2的尺寸盡可能的取小，以減小寄 生電容CA.而對于B點的寄生電容Cpar來說，主要是上拉驅(qū)動管N4的柵極寄生 電容,MOST P4 N3的源漏極寄生電容只占一小部分.我們在前面的分析中忽略了 P4的源漏電壓，因此設(shè)計時就要盡量的加大P4的寬長比，使其在自舉升壓周期 內(nèi)的源漏電壓很小可以忽略.但是P4的尺寸以不能太大，要保證P4的源極寄生電 容遠(yuǎn)遠(yuǎn)小于上拉驅(qū)動管N4的柵極寄生電容.阱電位問題如圖3所示,PMOSP2、P3 P4的N-well連接到了自舉升壓節(jié)點 A上.這樣 做的目的是，在自舉升壓周期內(nèi)，防止他們的源/漏-阱結(jié)導(dǎo)通.而且這還可以防 止在源/漏-阱正偏時產(chǎn)生由寄生SRCSI起的閂鎖現(xiàn)象.上拉