1、1實驗一內容實驗一內容 1）反相器的電路仿真 2）Layout的認識 3）反相器Layout設計 4）DRC驗證 （Diva） 5）LVS驗證 （Dracula） 6) LPE & Post Layout Simulation （Dracula）第1頁/共79頁2實驗二內容實驗二內容 1）NAND門電路仿真 2）NAND 門電路Layout設計 3）DRC驗證 4）LVS驗證 5) LPE & Post Layout Simulation第2頁/共79頁3Wuxi MI 0.5um CMOS Process PMOS N-well P+ (pplus) Island (Acti

2、ve) Poly Metal1 Contact Pdiff第3頁/共79頁4Wuxi MI 0.5um CMOS Process NMOS N+ (nplus) Island (Active) Poly Metal1 Contact Ndiff第4頁/共79頁5實驗一內容實驗一內容 1）反相器的電路仿真 2）Layout的認識 3）反相器Layout設計 4）DRC驗證 5）LVS驗證 6) LPE & Post Layout Simulation 第5頁/共79頁6使用使用Cadence版圖版圖工具工具Virtuoso設計設計反相器反相器第6頁/共79頁71 登陸登陸 用戶名：ice

3、r 密碼：123456第7頁/共79頁82 檢查環境檢查環境 （1）在icer目錄下有display.drf和tech.file兩個文件。 （2）有bd07.lvs，bd07.lpe，divaDRC.rul三個文件。這三個文件的位置可以為其他地方，但必須知道其路徑。第8頁/共79頁93 運行運行Virtuoso （1）打開一個terminal; （2） terminal內運行icfb& （3）注意：我是打開terminal，直接運行icfb&命令的。第9頁/共79頁104 建立庫和單元建立庫和單元 （1）建立一個庫說明：庫的名字包含自己的名字和學號的個人信息，以便檢查。如：李賽

4、男（學號：0806024102），建的庫名為LSN02 彭巧君（學號：0806044101 ），建的庫名為PQJ01 （2） 建立一個單元單元名字統一，以便出錯時好處理：反相器單元名：INV與非門單元名：NAND講課過程中，我的示例中的庫名為：mylab，單元名為inv。第10頁/共79頁11開始畫開始畫INV 開始畫之前認識一下整體設計的結果第11頁/共79頁12第12頁/共79頁131 畫畫N-well第13頁/共79頁142 PMOS 和和 NMOS的的active區區也包括制作襯底接觸的也包括制作襯底接觸的active第14頁/共79頁153 形成形成poly-si和柵氧化層和柵氧化層

5、第15頁/共79頁164 形成形成NMOS的源漏的摻雜的源漏的摻雜也包括制作也包括制作PMOS襯底接觸的摻雜襯底接觸的摻雜第16頁/共79頁175 形成形成PMOS的源漏的摻雜的源漏的摻雜也包括制作也包括制作NMOS襯底接觸的摻雜襯底接觸的摻雜第17頁/共79頁186 形成形成contact孔以及歐姆接觸的重摻雜孔以及歐姆接觸的重摻雜第18頁/共79頁197 形成金屬層形成金屬層第19頁/共79頁208 金屬層標注金屬層標注第20頁/共79頁21第21頁/共79頁22DRC , LVS , LPE DRC: Design Rule Check LVS: Layout Versus Schema

6、tic LPE: Layout Parasitic ExtractionDiva and Dracula第22頁/共79頁2021-11-20 第23頁/共79頁24 Cadence 系統概述版圖設計工具Virtuoso LE版圖驗證工具Diva版圖驗證工具Dracula第24頁/共79頁25Cadence 概述 為什么要學習Cadence工具第25頁/共79頁26Cadence 概述v 集成電路發展趨勢年1997199920012003200620092012特征尺寸(nm)2501801501301007050最低的電源電壓(V)1.82.51.51.8 1.21.5 1.21.5 0.9

7、1.2 0.60.90.5-0.6通用集成電路750120014001600200025003000 ASIC30050060070090012001500DRAM28040045056079011201580芯片面積(mm2 )MPU300340385430520620750ASIC480800850900100011001300MPU3.7M6.2M10M18M39M84M180MASIC8M14M16M24M40M64M100M桌面式產品7090110130160170175便攜式產品1.21.41.722.42.83.2工作頻率晶體管數/cm2最大功耗(W)第26頁/共79頁27Cad

8、ence 概述市場需求以及工藝技術的發展使得設計 復雜度提高，為滿足這樣的需求，我們 必須掌握最強大的 EDA 工具 第27頁/共79頁28Cadence 概述第28頁/共79頁29Cadence 概述v 全球最大的 EDA 公司v 提供系統級至版圖級的全線解決方案v 系統龐雜，工具眾多，不易入手v 除綜合外，在系統設計，在前端設計輸入和仿真，自動布局布線，版圖設計和驗證等領域居行業領先地位v 具有廣泛的應用支持v 電子設計工程師必須掌握的工具之一第29頁/共79頁30Cadence 概述v System-Level Designv Function Verificationv Emulati

9、on and Accelerationv Synthesis/Place-and-Routev Analog,RF,and Mixed-Signal Designv Physical Verification and Analysisv IC Packagingv PCB Design第30頁/共79頁31集成電路設計流程 算法設計算法設計邏輯綜合邏輯綜合可測性設計可測性設計低功耗設計低功耗設計版圖驗證版圖驗證設計規則檢查設計規則檢查互連參數提取互連參數提取第31頁/共79頁32 Cadence 系統概述版圖設計工具Virtuoso LE版圖驗證工具Diva版圖驗證工具Dracula第32頁/

10、共79頁33版圖設計工具Virtuoso LEv Virtuoso Layout Editor版圖編輯大師 Cadence最精華的部分在哪里Virtuoso Layout Editor界面漂亮友好功能強大完備操作方便高效第33頁/共79頁34版圖設計工具Virtuoso LEv 目標理解 Layout Editor 環境學會如何使用 Layout Editor學會運行交互 DRC&LVS學會將設計轉為Stream format學會定制版圖編輯環境第34頁/共79頁35版圖設計工具Virtuoso LEv主要編輯命令qUndo取消qRedo恢復qMove移動qCopy復制qStretch

11、拉伸qDelete刪除qMerge合并qSearch搜索編輯命令非常友好，先點擊命令，然后對目標圖形進行操作第35頁/共79頁36版圖設計工具Virtuoso LEv 主要創建命令qRectangle矩形qPolygon多邊形qPath互聯qLabel標簽qInstance例元qContact通孔現在LSW中選中層，然后點擊創建命令，在畫相應圖形第36頁/共79頁37 Cadence 系統概述版圖設計工具Virtuoso LE版圖驗證工具Diva版圖驗證工具Dracula第37頁/共79頁38設計流程 第38頁/共79頁39版圖驗證版圖驗證的必要性？ 確保版圖繪制滿足設計規則 確保版圖與實際電

12、路圖一致 確保版圖沒有違反電氣規則 可供參數提取以便進行后模擬第39頁/共79頁40Cadence 版圖驗證工具q Diva Diva 是 Cadence 的版圖編輯大師Virtuoso集成的交互式版圖驗證工具，具有使用方便、操作快捷的特點，非常適合中小規模單元的版圖驗證。q Dracula Dracula（吸血鬼）是 Cadence 的一個獨立的版圖驗證工具，按批處理方式工作，功能十分強大，目前是完整芯片驗證的標準。第40頁/共79頁41版圖驗證工具DIVAv Diva Design Interactive Verification Automation DIVA 是 Cadence軟件中的

13、驗證工具集，用它可以找出并糾正設計中的錯誤.它除了可以處理物理版圖和準備好的電氣數據，從而進行版圖和線路圖的對查（LVS）外。還可以在設計的初期就進行版圖檢查，盡早發現錯誤并互動地把錯誤顯示出來，有利于及時發現錯誤所在，易于糾正。 第41頁/共79頁42版圖驗證工具DIVAv Remark:1.Diva中各個組件之間是互相聯系的，有時候一個組件的執行要依賴另一個組件先執行。例如：要執行LVS就先要執行DRC。 2.運行 Diva 之前，要準備好規則驗證文件，這些文件有默認名稱：做DRC時的文件應以divaDRC.rul命名，版圖提取文件以divaEXT.rul命名。做LVS時規則文件應以div

14、aLVS.rul命名。第42頁/共79頁43版圖驗證工具DIVAv DRC:對 IC 版圖做幾何空間檢查，以確保線路能夠被 特定加工工藝實現。v ERC:檢查電源、地的短路，懸空器件和節點等電氣 特性。v LVS:將版圖與電路原理圖做對比，以檢查電路的連 接，與MOS的長寬值是否匹配。v LPE:從版圖數據庫提取電氣參數（如MOS的W、L值 BJT、二極管的面積，周長，結點寄生電容等） 并以Hspice 網表方式表示電路。 第43頁/共79頁44Diva DRC檢查檢查要拷貝要拷貝divaDRC.rul到到/home/icer/mylab里，里，mylab是自己建的庫名，每是自己建的庫名，每個

15、人根據自己的情況而定。從個人根據自己的情況而定。從Verify里選擇里選擇DRC，如下圖設置，點擊，如下圖設置，點擊OK。第44頁/共79頁45Diva DRC檢查檢查DRC檢查結果如下圖：檢查結果如下圖：errors為為0，表示通過檢查。，表示通過檢查。第45頁/共79頁46版圖驗證工具DIVAv Diva 查錯: 錯誤在版圖文件中會高亮顯示，很容易觀察到。另外也可以選擇Verify-Markers-Find菜單來幫助找錯。單擊菜單后會彈出一個窗口，在這個窗口中單擊apply就可以顯示第一個錯誤。 同樣，可以選擇Verify-Markers-ExplainVerify-Markers-Exp

16、lain來看錯誤的原因提示。選中該菜單后，用鼠標在版圖上出錯了的地方單擊就可以了。也可以選擇Verify-Markers-DeleteVerify-Markers-Delete把這些錯誤提示刪除。 第46頁/共79頁47 Cadence 系統概述版圖設計工具Virtuoso LE版圖驗證工具Diva版圖驗證工具Dracula第47頁/共79頁48版圖驗證工具Draculav Dracula （吸血鬼）是 Cadence 的一個獨立的版圖驗證工具，它采用批處理的工作方式。Dracula 功能強大，目前被認為布局驗證的標準，幾乎全世界所有的 IC 公司都拿它作 sigh-off 的憑據。特別是對整

17、個芯片版圖的最后驗證，一定要交由 Dracula 處理。 第48頁/共79頁49版圖驗證工具Draculav Basics of Dracula Verication 版圖驗證與工藝相關-需要工藝信息數據庫 版圖驗證輸入-版圖數據(GDSII格式);網表信息(用于LVS);工藝相關信息第49頁/共79頁50版圖驗證工具Draculav Dracula 主要功能: 1設計規則檢查DRC 2電氣規則檢查ERC3版圖&原理圖一致性檢查LVS 4版圖參數提取LPE5寄生電阻提取PRE第50頁/共79頁51版圖驗證工具Draculav Dracula 的處理流程第51頁/共79頁52版圖驗證工具

18、Draculav How to Use Dracula Tool 創建/獲取命令文件; 填充設計數據信息; 編譯命令文件; 提交執行文件; 查詢驗證結果報表并修改錯誤;第52頁/共79頁53版圖驗證工具Draculav 版圖GDSII 格式轉換 WHY：Dracula 處理對象是GDSII文件操作步驟：執行：CIWFileExportStream.第53頁/共79頁54Dracula-DRCv Function of DRC 檢查布局設計與制程規則的一致性; 基本設計規則包括各層width,spcing及不同層之間的spcing,enclosure等關系; 設計規則的規定是基于process

19、variation, equipment limitation,circuit reliability; 特殊情況下,設計規則允許有部分彈性;第54頁/共79頁55Dracula-LVSDracula LVS(包含器件提取）步驟:1.把版圖的GDSII文件導出到含有LVS規則文件的目錄；2.把單元的hspice網單文件導出到含有LVS規則文件的目錄；3.更改LVS規則文件中的INDISK和PRIMARY值；4.在控制終端的含LVS規則文件的目錄下輸入：LOGLVShtvcasecir /home/icer/test/inv.sp (網表的路徑)第55頁/共79頁56Dracula-LVS%co

20、n inv （網表中單元名）%exit_%PDRACULA%/g /home/icer/test/bd07.lvs (LVS規則文件名)%/f%./第56頁/共79頁57Dracula-LVSv LVS 比較結果查看: 按上述步驟執行完LVS后，工作目錄下會生成名為lvsout.lvs的文件，打開此文件可以查看LVS結果報告。如果版圖與電路圖匹配，會顯示“LAYOUT AND SCHEMATIC MATCHED”，否則，會列出Discrepancy項，并注有不能匹配的部分在版圖中的坐標和網單中的器件名。第57頁/共79頁58產生產生GDSII文件，為文件，為LVS做準備做準備拷貝拷貝divaD

21、RC.rul到到/home/icer/mylab里，里，mylab是自己建的庫名，每個是自己建的庫名，每個人根據自己的情況而定。從人根據自己的情況而定。從Verify里選擇里選擇DRC，如下圖設置，點擊，如下圖設置，點擊OK。第58頁/共79頁59DRACULA LVS檢查檢查執行如下指令：執行如下指令：（1）先在）先在icer下建立一個下建立一個test文件夾文件夾，test文件夾下建一個下建一個run的文件夾。的文件夾。使用使用mkdir /test/run完成。完成。（2）拷貝）拷貝bd07.lvs和和inv.gds和和INV.sp到到test文件夾里。修改文件夾里。修改bd07.lvs

22、如下圖中所示。如下圖中所示。第59頁/共79頁60第60頁/共79頁61LVS輸出報告輸出報告 (報告文件為報告文件為 lvsout.lvs)第61頁/共79頁62LVS輸出報告輸出報告第62頁/共79頁63LVS輸出報告輸出報告第63頁/共79頁64Dracula-LPE在控制終端的含LVS規則文件的目錄下輸入：%PDRACULA%:/g /home/icer/test/bd07.lpe (LPE規則文件名)%:/f%./第64頁/共79頁65LPE輸出帶有寄生參數的網表：輸出帶有寄生參數的網表：PRENET.DAT第65頁/共79頁66LPE輸出帶有寄生參數的網表：輸出帶有寄生參數的網表：PRENET.DAT第66頁/共79頁67LPE輸出帶有寄生參數的網表：輸出帶有寄生參數的網表：PRENET.DAT第67頁/共79頁68Post Layout Simulation 利用LPE得到的網表進行后仿真，使用前仿真的激勵進行仿真（通常可以把LPE得到的網表做成一個subckt，然后調用，就很方便。） 后仿真顯示：功能沒問題！后仿真顯示：功能沒問題！第68頁/共79頁69實驗二內容實驗二內容 1）NAND門電路仿真 2）NAND