1、 計算機組成與結構部分習題及答案（僅供參考）第四章 主存儲器一、選擇題1、 關于主存下列敘述正確的是（C）A 主存的速度可與CPU匹配。B 內存是RAM，不包括ROMC 輔存的程序調入主存中才能執行D輔存中不能存放程序，只能存放數據2、 斷電后將丟失信息的是（B ）A）ROM   B）RAM   C）磁盤   D）光盤3、 關于主存下列敘述正確的是（A）A CPU可直接訪問主存，但不能直接訪問輔存B CPU可直接訪問主存，也直接訪問輔存C CPU不能直接訪問主存，也不能直接訪問輔存D CPU不能直接訪問主存，但能直接訪問輔存4、 16K×32位存儲芯片的

2、數據線有（C ）A）5條   B）14條   C）32條   D）46條5、 16K×32位存儲芯片的地址線有（B ）A）5條   B）14條   C）32條   D）46條6、 半導體靜態存儲器SRAM的存儲原理是（A ）A）依靠雙穩態電路保存信息    B) 依靠定時刷新保存信息C）依靠讀后再生保存信息       D）信息存入后不在變化7、 動態RAM是指（C ）A）存儲內容動態變化           B) 需動態改變

3、訪問地址C）需對存儲內容定時動態刷新       D）每次讀都要重寫動態RAM的基本單元電路。常見的動態RAM基本單元電路有三管式和單管式兩種，它們的共同特點都是靠電容存儲電荷的原理來寄存信息的。若電容上存有足夠多的電荷表示存“1”，電容上無電荷表示存“0”。電容上的電荷一般只能維持12ms，因此即使電源不掉電信息也會自動消失。為此，必須在2ms內對其所有存儲單元恢復一次原狀態，這個過程叫再生或刷新。由于它與靜態RAM相比，具有集成度更高、功耗更低等特點，因此目前被各類計算機廣泛應用。由Tl、T2，T3三個MOS管組成的三管MOS動態RAM基本單元電路：讀出時，先

4、預充電使讀數據線達高電平VDD，然后由讀選擇線打開T2，若Tl的極間電荷Cg存有足夠多的電荷(被認為原存“1”)，使T1導通，則因T2、Tl導通接地，使讀數據線降為零電平，讀出“0”信息。若Cg沒足夠電荷(原存“0”)，則T1截止，讀數據線為高電平不變，讀出“1”信息。可見，由讀出線的高低電平可區分其是讀“1”，還是讀“0”，只是它與原存信息反相。寫入時，將寫入信號加到寫數據線上，然后由寫選擇線打開T3，這樣，Cg便能隨輸入信息充電(寫“1”)或放電(寫“0”)。為了提高集成度，將三管電路進一步簡化，去掉Tl，把信息存在電容Cs上，將T2、T3合并成一個管子T，得單管MOS動態RAM基本單元電

5、路。讀出時，字線上的高電平使T導通，若Cs有電荷，經T管在數據線上產生電流，可視為讀出“1”。若Cs無電荷，則數據線上無電流，可視為讀出“0”。讀操作結束時，Cs的電荷已泄放完畢，故是破壞性讀出，必須重寫。8、 計算機主存儲器讀寫的時間數量級為（D）A）秒   B）毫秒   C）微秒   D）納秒9、計算機主存由（D ）A）RAM組成           B) ROM組成C）ROM與RAM組成       D）內存與外存組成10、用戶程序所放的主存空間屬于（B）A）RAM  

6、         B) ROMC）ROM與RAM       D）內存與外存11、在下列存儲器中，( A  )可以作為主存儲器。A 半導體存儲器     B 硬盤       C 光盤 D 磁帶12、關于主存，以下敘述正確的是（A）A 主存比輔存小，但速度快。B 主存比輔存大，且速度快。C 主存比輔存小，且速度慢。D主存比輔存大，但速度慢。13、EPROM是指(D )     A.隨機讀寫存儲器 B.只讀存儲器  &

7、#160;  C.可編程只讀存儲器 D.紫外光可擦除可編程只讀存儲器14、下列說法正確的是(C )     A.半導體RAM信息可讀可寫，且斷電后仍能保持記憶     B.半導體RAM屬易失性存儲器，而靜態RAM的存儲信息是不易失的     C.靜態RAM、動態RAM都屬易失性存儲器，前者在電源不掉時，不易失     D.靜態RAM不用刷新，且集成度比動態RAM高，所以計算機系統上常使用它 15、CPU不能直接訪問的

8、是( D) A.RAM B.ROM C.內存 D.外存16、存儲器的字線是(A )A.存儲體與讀寫電路連接的數據線.它們通過讀寫電路傳送或接收數據寄存器的信息.一個數據寄存器的位數正好是機器字長,故稱為字線B.存儲器的數據線.其線數正好與數據寄存器的位數相對應C.經地址譯碼器譯碼之后的存儲單元的地址線D.以上三種說法都不對17、CPU可隨機訪問的存儲器是（B ）A。光盤存儲器  B。主存儲器  C。磁盤存儲器  D。磁帶存儲器18、和MOS和RAM比較，雙極型RAM的特點是（A ）A。速度快，集成度低，位功耗高   

9、;B。速度快，集成度高，位功耗高C。速度快，集成度低，位功耗低   C。速度慢，集成度高，位功耗底19、字位結構為1M*4位的DRAM存儲芯片，其地址引腳與數據引腳之和為（C ）A。28     B。14     C。24      D。12二、填空題1、 1GB=1024 MB= 1024*1024 KB =1024*1024*1024 B.2、 計算機中的存儲器用于存放程序和數據。3、主存儲器的主要性能指標有主存容量主存容量、存儲器存取時間、存儲周期時

10、間。4、要組成容量為4K8位的存儲器，需要_8_片4K1位的靜態RAM芯片并聯，或者需要_4_片1K8位的靜態RAM芯片串聯。5、 靜態RAM是利用觸發器電路的兩個穩定狀態來表示信息“0”和“1”，故在不斷開電源時，可以長久保持信息；動態RAM利用電容器上存儲的電荷來表示信息“0”和“1”，因此需要不斷進行刷新。三、簡答題1、 簡述SRAM與DRAM的主要區別。 DRAM的優點：1. DRAM的功耗僅為SRAM的1/62. DRAM的價格僅為SRAM的1/4 DRAM的缺點 1DRAM由于使用動態元件（電容），速度比SRAM低。2.DRAM內容需要再生，故需配置再生電路 因此，容量不大的高速存

11、儲器大多用靜態RAM實現，如高速緩存（Cache）。SRAM的存儲單元由雙穩態觸發器構成，它不需要刷新，讀出之后不需要重寫 2、 在已有的芯片基礎上，如何進行位擴充、如何進行字擴充。位擴充：連接方式是將多片存儲器的地址線、片選CS、讀寫控制端RW相應并聯，數據端分別引出。 1）地址的總位數不變，總存儲器字容量（字數量）不變。 例如，芯片的地址線是A0A13，存儲器的地址總線還是A0A13 。 2）數據線的位數增加，增加的數量等于各芯片位數之和。 例如，共兩個芯片，每個芯片4位，總存儲器的數據總線是8位。 字擴展：只在字向擴充，而位數不變。 將各芯片的地址線、數據線、讀寫控制線相應并聯，而由片選

12、信號來區分各芯片的地址范圍。 1）地址的總位數增加，總存儲器字容量增加。字容量增加等于各芯片字容量乘以芯片個數。 例如，芯片的字容量是16K，4個芯片，總存儲器的字容量為4×16K=64K。 2）數據線的位數不變，總存儲器的數據總線位數等于各芯片位數。 例如，共4芯片，每個芯片8位，總存儲器的數據總線是8位。第五章 指令系統一、選擇題1、 指令系統采用不同尋址方式的目的是（B）A）增加內存容量   B) 縮短指令長度、擴大尋址空間C）提高訪問內存的速度     D）簡化指令譯碼電路2、 指令操作所需的數據不會來自（D）A）寄存器   B) 指令

13、本身   C）主存中     D）控制存儲器3、 關于機器指令的敘述不正確的是（D ）A）機器指令系統是計算機所具有的全部指令的集合。B) 機器指令通常包括操作碼、地址碼兩部分，按地址個數分為零地址指令、一地址指令、二地址指令、三地址指令。C）機器指令的長度取決于操作碼長度、操作數地址長度、操作數個數。D）系列計算機是指指令系統完全相同、基本體系結構相同的一系列計算機。4、 下列說法不正確的是（C）A）變址尋址時，有效數據存放在主存。B) 堆棧是先進后出的隨機存儲器。C）堆棧指針的內容表示當前堆棧內所存放的數據個數。D）內存中指令的尋址和數據的尋址是交替進行的。5

14、、 關于尋址方式的敘述不正確的是（D ）A）尋址方式是指確定本條指令中數據的地址或下一條指令地址的方法。B) 在指令的地址字段中直接指出操作數本身的尋址方式稱為立即尋址方式C）基址尋址用于為數據和程序分配存儲區域，支持多道程序和程序浮動。D）變址尋址與基址尋址類似，沒有本質的區別。6、 在相對尋址方式中，若指令中的地址碼為X，則操作數的地址為（B ）A）X       B) （PC）+X     C）X+段地址   D）X+變址寄存器7、 堆棧中保持不變的是（B）A）棧頂       B) 棧底 

15、0;   C）堆棧指針   D）棧中的數據8、 設變址寄存器為X，形式地址為D，（X）表示寄存器中的內容，變址尋址方式的有效地址可表示為（A ）A）EA=（X）+D B) EA=（X）+（D）C）EA=（X）+D）D）EA=（X）+（D）9、程序控制類的指令的功能是（D）A）算術運算和邏輯運算。B) 主存和之間的數據交換。C）和之間的數據交換。D）改變程序執行順序。10、設寄存器R的內容(R)=1000H，內存單元1000H的內容為2000H，內存單元2000H的內容為3000H，PC的值為4000H，采用相對尋址方式，形式地址為-2000H的操作數是（C ）A）1000H

16、     B) 2000H     C）3000H   D）4000H11、下列幾項不符合RISC特點的是（C ）A）指令長度固定，指令種類少。B) 尋址方式種類盡量多，指令功能盡可能強。C）選取使用率高的一些簡單指令，以及很有用但不復雜的指令。D）增加寄存器數目，盡量減少訪存操作。12、移位操作中移出的位存入（C）A零標志位   B 溢出標志位     C 進位標志位   D 符號位13、零地址指令的操作數一般隱含在(C )中。A 磁盤     B 磁帶    

17、C 寄存器   D 光盤14、為了縮短指令中某個地址段的位數，有效的方法是采取（D ）。A 立即尋址   B 變址尋址       C 間接尋址     D 寄存器尋址15、堆棧指針SP的內容是（B）。A 棧頂單元內容       B 棧頂單元地址   C 棧底單元內容     D 棧底單元地址16、假設寄存器R中的數為200，主存地址為200和300的存儲單元中存放的內容分別是300和400，若訪問到的操作數為200，則所采用的尋址方式為(  A

18、60; )。A 立即尋址200                     B 寄存器間接尋址(R)C 存儲器間接尋址(200)             D 直接尋址20017、算術右移指令的操作是( B    )。A 符號位填0，并順序右移一位，最低位移入進位標志位。B 符號位不變，并順序右移一位，最低位移入進位標志位。C 符號位填1，并順序右移一位，最低位移入進位標志位。D 進位標志位填至符號位，并順序右移一位，最低

19、位移入進位標志位。18.以下的( C)不能支持數值處理。 A.算術運算類指令 B.移位操作類指令 C.字符串處理類指令 D.輸入輸出類指令19如果指令中的地址碼就是操作數的有效地址，那么這種尋址方式稱為(B )。A、立即尋址 B、直接尋址 C、間接尋址 D、寄存器尋址20、設指令中的地址碼為A，變址寄存器為X，程序計數器為PC，則變址尋址方式的操作數地址為（ D）A。（PC）+A       B。（A）+（X）C。（A+X）        D。A+（X）21、采用擴展操作碼的重要原則是（B ）A

20、。操作碼長度可變             B。使用頻度高的指令采用短操作碼C。使用頻度低的指令采用短操作碼  D。滿足整數邊界原則二、填空題1.一臺計算機所具有的所有機器指令的集合稱為指令系統。它是計算機 硬件 與軟件 的接口。2.轉移指令執行結束后，目標地址可放在任意寄存器中。 否 (是/否)。3.補碼進行算術右移的規則是： 不論數的正負，連同符號位將數右移一位，并保持符號位不變 。4.位操作碼最多可表示條指令5.根據指令中地址字段的數目，指令可分為：零地址指令、一地址指令

21、、二地址指令、三地址指令、 多地址指令。6.在變址寄存器尋址方式中，有效地址= (變址寄存器) + (基址寄存器)*+ 地址碼A。7.使用不同尋址方式的目的是 縮短指令長度，擴大尋址空間，提高編程靈活性。8.程序控制類指令的功能是 控制程序執行順序 。9.精簡指令集計算機的特點是所有頻繁使用的簡單指令都能在一個 機器 周期內執行完。10、指令系統的優化表示有兩個截然相反的方向 RISC 和 CISC 。三、簡答題1、什么是指令？解：即用二進制代碼組成的指令，一條機器指令控制計算機完成一個基本操作。2、試比較寄存器尋址和寄存器間接尋址。解：寄存器尋址方式其操作數就在這一寄存器中；存器間接尋址其有

22、效地址在內存中，操作數也在內存中，所以后者尋找操作數較慢。3、根據操作數所在的位置，指出其尋址方式的名稱。1）操作數在寄存器中2）操作數的地址在寄存器中。3）操作數在指令中4）操作數的地址在指令中5）操作數地址的地址在指令中6）操作數地址為寄存器內容與位移量之和（寄存器分別為基址寄存器、變址寄存器和程序計數器）7）操作數為棧頂元素解：各小題對應尋址方式的名稱是：1）寄存器尋址 2）寄存器間接尋址 3）立即尋址4）直接尋址5）存儲器間接尋址 6）分別為基址尋址、變址尋址和相對尋址7）堆棧尋址四、綜合題1、若某機要求：三地址指令4條，單地址指令255條，零地址指令16條。設指令字長為12位每個地址

23、碼長為3位。問能否以擴展操作碼為其編碼?如果其中單地址指令為254條呢?說明其理由。答：不能用擴展碼為其編碼。指令字長12位，每個地址碼占3位；三地址指令最多是2(12-3-3-3)=8條， 現三地址指令需4條,可有4條編碼作為擴展碼，單地址指令最多為4×23×23=28=256條，現要求單地址指令255條，可有一條編碼作擴展碼零地址指令最多為1×238條不滿足題目要求不可能以擴展碼為其編碼。2、某指令系統指令長為16位，每個操作數的地址碼長6位，指令分為無操作數、單操作數和雙操作數三類。（1）若雙操作數為15條，無操作數為64條，問單操作數最多可以有多少條？（2

24、）若若雙操作數為15條，單操作數為62條，問無操作數最多可以有多少條？解：（1）(24-15）26-x)26=64 x=63（條） (2) (24-15）26-62)26=128 (條)3、設系統指令長16位，每個操作數的地址碼長位，共有11條三地址指令，條二地址指令，條零地址指令。問最多還有多少條一地址指令。解：（24-11）*24-72）*24）-X）*24=64 解得X=124條第六章 CPU一、選擇題1、 控制器的功能描述完整的是（ D）A）產生時序信號     B) 從主存取出一條指令   C）完成指令譯碼D）從主存取出一條指令、完成指令譯碼、產生時序信

25、號、指揮各部件完成指令指定的操作2、 存儲微程序的存儲器稱為（C ）A）主存     B) Cache     C）控存       D）輔存3、 CPU存放當前正在執行的指令并為譯碼部件提供信息的部件是（C）A）指令譯碼器     B) 程序計數器     C）指令寄存器   D）地址寄存器4、 構成控制信號序列的最小單位是（C ）A）微程序     B) 微指令     C）微命令     D）機器指令5、 微程

26、序控制器比硬布線控制器慢，原因是（D ）A）增加了從外存讀微指令的時間。B) 增加了從主存讀微指令的時間。C）增加了從IR中讀微指令的時間。D）增加了從控存讀微指令的時間。6、 控制器同步控制方式是指（ A  ）A）由統一時序信號控制的方式。B) 由握手信號控制的方式。C）由中斷控制的方式。D）程序查詢控制方式。7、 指令流水線中，不同的指令在指令流水的不同功能段中可以（D ）A）順序     B) 選擇     C）循環     D）并行9、微程序存放在( C  )。A 主存中    

27、60;   B 堆棧中       C 只讀存儲器中     D 磁盤中10、微指令中的微地址表示（D）A 微操作的對象       B 存放微操作結果的地址C 微操作數地址     D 后繼微指令地址11、在一個微指令周期中（D）A 只能執行一個微操作         B 能順序執行多個微操作C 只能執行多個互斥微操作   D 能并行執行多個微操作12、在微程序控制中，把操作控制信號編成(   A  )。A 微命令

28、         B 微地址         C 操作碼         D 程序13、從一條指令的啟動到下一條指令的啟動的間隔時間稱為( D    )。A 時鐘周期       B 機器周期       C 工作周期     D 指令周期14、硬布線控制器指的是( A) A.組合邏輯控制器 B.微程序控制器 C.可編程邏輯部件控制器 D.一種新型控制器15、在微程序控制器中，

29、機器指令與微指令的關系是（ B）。A、每條機器指令由一條微指令來執行；B、每條機器指令由一段用微指令編程的微程序來解釋執行；C、一段機器指令組成的程序可由一條微指令來執行；D、一條微指令由若干條機器指令組成；16、在微程序控制器中，執行指令微程序的首條微指令地址是怎么得到的（D ）A。程序計數器PC  B。前條微指令  C。uPC+1  D。指令操作碼譯碼3程序計數器PC在 B 中。 A運算器 B控制器 C存儲器 DI/O接口4計算機主頻的周期是指 C 。 A指令周期 B時鐘周期 CCPU周期 D存取周期5CPU內通用寄存器的位數取決

30、于 B 。 A存儲器容量 B機器字長 C指令的長度 DCPU的管腳數6以硬布線方式構成的控制器也叫 A 。 A組合邏輯型控制器 B微程序控制器 C存儲邏輯型控制器 D運算器7一個節拍脈沖持續的時間長短是 C 。 A指令周期 B機器周期 C時鐘周期 D以上都不是8直接轉移指令的功能是將指令中的地址代碼送入 C 。 A累加器 B地址寄存器 CPC D存儲器9狀態寄存器用來存放 D 。 A算術運算結果 B邏輯運算結果 C運算類型 D算術、邏輯運算及測試指令的結果狀態10微程序放在 C 中。 A指令寄存器 BRAM C控制存儲器 D內存16與微指令的執行周期對應的是 C /D 。 A指令周期 B機器周

31、期 C節拍周期 D時鐘周期二、填空題1、根據設計方法不同，控制器分為微程序控制器和 組合邏輯控制器兩種。2、計算機在執行程序的過程中，控制器控制程序的運行總是處于取指令、分析指令和執行指令的循環這中。3、在微程序控制器中，一條機器指令對應于一個  微程序     ，一個微程序對應若干條 微指令        ，一條微指令包含若干個   微命令        。4、微程序控制的核心部件是存儲微程序的控制存儲器，它一般用只讀存儲器 構成。5.微程序入口地址是根據 指令操作碼 通過

32、 譯碼 產生的。6. 微程序控制器的核心部件是 CS ，它一般用 ROM 構成。7. 一條微指令可劃分為控制字段和下址字段，微指令格式分為水平型微指令和垂直型微指令。1目前的CPU包括 運算器 ， 控制器 和CACHE（一級）。2CPU中保存當前正在執行的指令的寄存器為 地址寄存器 ，保存下一條指令地址的寄存器為 程序計數器（PC） 。3CPU從主存取出一條指令并執行該指令的時間叫 指令周期 ，它常用若干個- 機器周期 來表示，而后者又包含若干個 時鐘周期 。4在程序執行過程中，控制器控制計算機的運行總是處于 取指令 、分析指令和 執行指令 的循環之中。9任何指令的第一個周期一定是 取址周期

33、。10一條機器指令的執行可與一段微指令構成的 微程序 相對應，微指令可由一系列 微命令 組成。11微程序設計技術是利用 軟件 方法設計 控制單元 的一門技術。12在同一微周期中 不可能同時出現 的微命令叫互斥的微命令；在同一微周期中 可以同時出現 的微命令叫相容的微命令。顯然， 相容的微命令 不能放在一起譯碼。三、簡答題1、簡述控制器的組成和功能。 控制器的功能 ：控制程序的執行， 1取指令 2分析指令 3執行指令4 控制程序和數據的輸入與結果輸出5對異常情況和某些請求的處理。控制器的組成：程序計數器（PC）即指令地址寄存器，存放即將要執行的下一條指令地址。有兩種途徑來形成指令地址，其一是順序

34、執行的情況，通過程序計數器加“1”形成下一條指令地址（如存儲器按字節編址，而指令長度為4個字節，則加“4”）。其二是由轉移類指令形成轉移地址送往PC。指令寄存器（IR）存放當前正在執行的指令。 指令譯碼器或操作碼譯碼器對指令寄存器中的操作碼進行分析解釋，產生相應的控制信號。脈沖源及啟停線路、時序控制信號形成部件。2、什么是微指令？什么是微程序？指令、微程序、微指令三者的關系是什么？ 微指令：在微程序控制的計算機中，將由同時發出的控制信號所執行的一組微操作稱為微指令，將一條指令分成若干條微指令，按次序執行這些微指令，就可以實現指令的功能。組成微指令的微操作又稱微命令，即微操作的控制信號。 微程序

35、：計算機的程序由指令序列構成，而計算機每條指令的功能均由微指令序列解釋完成，這些微指令序列的集合就叫做微程序。 微周期：執行一條微指令所需的時間。3、簡要說明下列部件在計算機的取指周期和執行周期中的作用。1） 程序計數器PC2） 指令寄存器IR3） 算術邏輯運算部件ALU4） 存儲器數據寄存器MDR5） 存儲器地址寄存器MAR解：1）程序計數器PC：存放指令地址2）指令寄存器IR：存放當前指令3）算術邏輯運算部件ALU：進行算邏運算4）存儲器數據寄存器MDR：存放寫入到內存或從內存讀出的數據或指令5）存儲器地址寄存器MAR：存放寫入到內存或從內存讀出的數據或指令的地址4、簡述微程序控制的基本原

36、理。判斷題1.一個指令周期由若干個機器周期組成。T2.非訪內指令不需從內存中取操作數，也不需將目的操作數存放到內存，因此這類指令的執行不需地址寄存器參與。F（這類指令不訪存, 即不從內存中取操作數。它一般需要兩個CPU周期, 即取指譯碼周期和執行周期。第1個CPU周期為取指、譯碼周期CPU要完成以下三個操作：從內存中取出指令；指令（PC）指針加1；對指令操作碼進行譯碼并執行該指令的操作。第2個CPU周期為執行周期， ）3.組合邏輯控制器比微程序控制器的速度快。T4.流水線中的相關問題是指在一段程序的相鄰指令之間存在某種信賴關系，這種關系影響指令的執行。T5.微程序控制控制方式與硬布線控制方式相

37、比, 最大的優點是提高了指令的執行速度。F6.微程序控制器中的控制存儲器可用PROM、EPROM或閃存實現。F7.指令周期是指人CPU從主存取出一條指令開始到執行這條指令完成所需的時間。T8.控制存儲器是用來存放微程序的存儲器, 它比主存儲器速度快。T9.機器的主頻最快，機器的速度就最快。F(因為速度還與字長有關)補充Ø CPU每取出并執行一條指令，都要完成一系列的操作，這一系列操作所需的時間通常叫做一個指令周期。指令周期是取出并執行一條指令的時間Ø 機器周期：（CPU周期）完成一個基本操作所需要的時間稱為機器周期。（CPU訪問一次內存所需要的時間）。機器周期是指cpu主頻

38、的倒數Ø 一個CPU周期時間包含有若干個時鐘周期，也稱為振蕩周期，定義為時鐘脈沖的倒數。在一個時鐘周期內，CPU僅完成一個最基本的動作 。時鐘周期（通常稱為節拍脈沖或T周期）是處理操作的最基本單位Ø 時鐘周期是最小單位，機器周期需要1個或多個時鐘周期，指令周期需要1個或多個機器周期Ø 指令執行過程：取指、計算地址、取操作數、運算送結果。Ø 四種典型指令分析：非訪內指令（這類指令不訪存, 即不從內存中取操作數。它一般需要兩個CPU周期, 即取指譯碼周期和執行周期）、直接訪內指令（這類指令是直接訪問內存, 即直接從內存中取操作數。一般需要三個CPU周期）、間

39、接訪內指令（需要四個CPU周期）、程序控制指令（這類指令的功能是改變指令執行的順序, 其指令周期也由兩個CPU周期組成）結論：任何一條指令的第一個周期都應該是取指周期。Ø 控制存儲器(CS)：用來存放微程序的存儲器，該存儲器主要存放控制命令（信號）與下一條執行的微指令地址(簡稱為下址)。 一般計算機指令系統是固定的，所以實現指令系統的微程序也是固定的，于是控制存儲器可以用只讀存儲器實現。執行一條指令實際上就是執行一段存放在控制存儲器中的微程序。Ø 微指令分為兩部分：控制字段(產生控制信號)，下址字段(指出下一條微指令的地址)。P186圖Ø 微指令的編譯法：直接控制

40、法、字段直接編譯法（選出互斥的微命令，并將這些微命令編成一組，成為微指令字的一個字段，用二進制編碼來表示， 就是字段直接編譯法。）字段間接編譯法、常數源字段E.Ø 微指令的格式：水平型微指令；垂直型微指令；混合型微指令。水平型微指令是直接控制法編碼的，屬于水平行微指令。其特點是一條微指令中定義并執行多個并行操作微命令。直接控制法、字段編譯法（直接、間接）用在同一條水平型微指令中。垂直型微指令是采用微操作碼編譯法，由微操作碼規定微指令的功能。其特點是不強調實現微指令的并行控制功能，通常一條微指令只要求能控制一二種操作。其格式和指令相似：每條微指令有一個微操作碼。Ø 水平型微指

41、令和垂直型微指令的比較（1）水平型微指令并行操作能力強，效率高，靈活性強，垂直型微指令差。（2）水平型微指令執行一條指令時間短，垂直型微指令執行時間長。（3）水平型微指令的微指令字長，微程序短；垂直型微指令字短，微程序長。（4）用戶難以掌握水平型微指令，垂直型微指令比較容易掌握。Ø 控制器控制信號的產生是采用邏輯電路，也稱組合邏輯電路控制方式。Ø 組合邏輯控制器也稱硬布線控制器。與微程序控制相比，硬布線控制的速度較快，主要取決于邏輯電路的延遲。一旦控制部件構成后，除非重新設計和物理上對它重新布線，否則要想增加新的控制功能是不可能的。因此，近年來在某些超高速新型計算機結構中，

42、又選用了硬布線控制器，或與微程序控制器混合使用Ø 硬布線控制與微程序控制之間最顯著的差距在于：1.實現硬布線控制是通過組合邏輯電路產生操作命令的；硬布線邏輯電路不規整，走線復雜而凌亂，一旦設計好，一般是無法修改，添加和修改指令幾乎是不可能的。微程序控制是通過執行存放在控制存儲器中的微程序產生的。微程序放在ROM之中，線路較為規整，指令的修改和添加只要更換ROM芯片即可，便于指令的擴充。所以，復雜指令集的計算機一般都采用微程序.性能同樣的半導體工藝的水平下，微程序控制的速度要比硬布線控制低。而硬布線邏輯的速度主要取決于電路的延遲，在超高速機器，對影響速度的關鍵部分，一般采用硬布線邏輯。

43、在出現的RISC體系結構的計算機中，一般選用硬布線控制邏輯。Ø 控制器的控制方式：同步控制方式；異步控制方式；聯合控制方式； 人工控制Ø 產生后繼微指令地址的方法：以增量方式產生后繼微地址、增量與下址字段結合產生后繼微地址 、多路轉移方式、微中斷方式。 第八章 第九章一判斷題1計算機的主存是由RAM和ROM兩種半導體存儲器組成的。 答：正確。2CPU可以直接訪問主存，而不能直接訪問輔存。 答：正確。3外（輔）存比主存的存儲容量大、存取速度快。 答：錯誤。4動態RAM和靜態RAM都是易失性半導體存儲器。 答：正確。5Cache的功能全部由硬件實現。 答：正確。6引入虛擬存儲器

44、的目的是為了加快輔存的存取速度。 答：錯誤。7多體交叉存儲器主要是為了解決擴充容量的問題。 答：錯誤。多體交叉存儲器主要是為了提高存取速度，增加帶寬。8Cache和虛擬存儲器的存儲管理策略都利用了程序的局部性原理。 答：正確。 9多級存儲體系由Cache、主存和輔存構成。 答：正確。10在虛擬存儲器中，當程序正在執行時，由編譯器完成地址映射。答：錯誤（由操作系統完成）。選擇：1、計算機系統采用層次化存儲結構是為了（D ）A）便于保存大量數據     B) 減小主機箱體積C）便于讀寫操作         D）解決容量、速度、價格之間的矛

45、盾2、 為解決CPU與主存的速度匹配，可采用（B ）A）輔存     B) Cache     C）控存     D）閃存3、Cache與主存之間的信息交換是通過（ B）A）軟件實現的   B) 硬件實現的 C）軟件硬件結合實現的   D）用戶調度實現的4、虛擬存儲是為了解決（ A）A）主存容量不足采用的技術   B) 輔存容量不足采用的技術C）控存容量不足采用的技術   D）Cache容量不足采用的技術5.下面關于Cache的敘述，錯誤的是( D) A.高速緩沖存儲器簡稱Cache B.Cac

46、he處于主存與CPU之間 C.程序訪問的局部性為Cache的引入提供了理論依據 D.Cache的速度遠比CPU的速度慢7.存儲器如果按存取方式分類的話,可分為( D)A.CPU控制的存儲器和外部設備控制的存儲器兩類B.只讀存儲器和只寫存儲器兩類C.直接存取存儲器和間接存取存儲器兩類D.隨機存取存儲器,只讀存儲器,順序存取存儲器和直接存取存儲器8二級存儲體系是由如下存儲器有機地組成一個整體( C)。A、Cache與寄存器組 B、Cache與輔存C、主存與輔存 D、高速緩沖存儲器與外存9、計算機的外圍設備是指（D）A 輸入輸出設備          

47、; B 外存儲器C 遠程通信設備           D CPU和內存以外的其它設備10、下列不是輸入設備的是（D ）A）掃描儀     B) 觸摸屏   C）攝像機   D）CRT11、CRT顯示器顯示圖型圖像的原理是圖型圖像（A）A）由點陣組成   B) 由線條組成   C）由色塊組成   D）由方格組成12、32位真彩色顯示器可顯示的顏色種數為（ ）A）32種     B) 4K種   C）4M種   D）4G種13、根據傳送信息

48、的種類不同，系統總線可分為（）A 地址總線、數據總線、控制總線B 單總線、多總線C 內部總線、外部總線             D PCI、ISA、EISA、VESA2下列存儲器中，速度最慢的是 C 。A半導體存儲器 B光盤存儲器 C磁帶存儲器 D硬盤存儲器4下列部件（設備）中，存取速度最快的是 B 。A光盤存儲器 BCPU的寄存器 C軟盤存儲器 D硬盤存儲器5在主存和CPU之間增加Cache的目的是 C 。A擴大主存的容量B增加CPU中通用寄存器的數量C解決CPU和主存之間的速度匹配D代替CPU中的寄存器工作6計算機的存儲器采用分級

49、存儲體系的目的是 D 。A便于讀寫數據 B減小機箱的體積C便于系統升級 D解決存儲容量、價格與存取速度間的矛盾7相聯存儲器是按 C 進行尋址的存儲器。A地址指定方式 B堆棧存取方式C內容指定方式 D地址指定與堆棧存取方式結合8某SRAM芯片，其容量為1K×8位，加上電源端和接地端后，該芯片的引出線的最少數目應為 D 。A23 B25 C50 D20。9常用的虛擬存儲器由 A 兩級存儲器組成，其中輔存是大容量的磁表面存儲器。A主存輔存 B快存主存 C快存輔存 D通用寄存器主存10在Cache的地址映射中，若主存中的任意一塊均可映射到Cache內的任意一快的位置上，則這種方法稱為 A 。

50、A全相聯映射 B直接映射 C組相聯映射 D混合映射二、填空題1、多級層次存儲結構的存儲器件有：主存儲器、緩沖存儲器、輔助存儲器。2、Cache介于CPU之間，其速度比主存快 、容量比主存小。其作用是大大提高CPU的對存儲器的存取速度。3、常見的主存到Cache的地址映像方式有：  直接映像     、 全相聯映像      、 組相聯映像      三種。4、硬盤的存儲容量常用GB表示，1GB=210MB。5使用Cache的目的是 彌補速度不足 ，存儲管理由 硬件 實現。6、打印機按印字原理可分為（擊打式

51、 ）和（非擊打式）兩大類。按工作方式可分為（  串行       ）和（  行式       ）打印機。在主存到Cache的直接映像方式中，一個主存塊可以映像到Cache中的唯一一個個指定塊，這種方法的特點是地址變換速度快，但容易產生塊沖突.1對存儲器的要求是 、 、 ，為解決這三者的矛盾，計算機、采用 體系結構。答：速度快、容量大、成本低，分級存儲體系。2CPU能直接訪問 和 ，但不能訪問 和 。答：主存、CACHE、外存、I/O設備。3Cache的映射方式有 、 和 三種

52、。其中 方式，適度地兼顧了前兩者的優點又盡量避免其缺點，比較理想。答：直接映象、全相聯映象、組相聯映象，組相聯映象。4廣泛使用的 和 都是半導體 存儲器。前者的速度比后者快， 不如后者高。它們的共同缺點是斷電后 保存信息。 答：依次為SRAM、DRAM、隨機讀寫、集成度、不能。5閃速存儲器能提供高性能、低功耗、高可靠性以及 能力，為現有的 體系結構帶來巨大變化，因此作為 用于便攜式電腦中。答：瞬時啟動、存儲器、固態盤。6相聯存儲器不按地址而是按 訪問的存儲器，在Cache中用來存放 ，在虛擬存儲器中用來存放 。答：內容，行地址表，段表、頁表和快表。7虛擬存儲器指的是 層次，它給用戶提供了一個比

53、實際 空間大得多的 。答：主-輔存，主存，虛擬地址。8磁盤的地址格式由 、 、 、 四部分組成。答：臺號、柱面號（磁道號）、盤面號（磁頭號）、扇區號。9溫徹斯特硬盤的特點是 、 和 。答：固定盤片、活動磁頭和密封結構。10一個完整的磁盤存儲器由三部分組成，其中 又稱磁盤機或磁盤子系統，是獨立于主機的一個完整的設備， 是磁盤機與主機的接口部件， 用于保存信息。答：驅動器、控制器、盤片。三、簡答題 1、 （不算CPU中的寄存器級）存儲系統一般由哪三級組成？請分別簡述各層存儲器的作用（存放什么內容）及對速度、容量的要求。2、 主存輔存結構與主存結構有什么區別。3、簡述常用的輸入設備（至少三種）和輸出

54、設備（至少兩種）有哪些？4、在Cache和主存層次存儲系統中，什么是地址映像？有幾種基本地址映像方式？四、綜合1、某機采用頁式虛擬存儲器，頁面長度為64字，頁表內容如下表所示，求下列虛擬地址對應的物理地址：（1）00001111002（2）00010011102（3）01010101012 虛頁號實頁號裝入位00000110001111001000011101010000101010頁表解：頁面長度為64字，所以頁內地址為6位。根據頁表可知虛頁號 4位，實頁號2位，所以虛擬地址為10位，物理地址為8位。（1）虛頁號為0000，查表得物理頁號01，故物理地址為01 111100。（2）虛頁號為0

55、001，查表得物理頁號11，故物理地址為11 001110。（3）虛頁號為0101，查表知尚未裝入，此時應選擇虛頁號0000、0001、0011、0100中的一頁從頁表中調出，而將相應得實頁號01、11、10、或00分配給虛頁號 0101。在調出時，如果該頁內容修改過，則應先將該頁內容寫回輔存。2、頁式存儲器的邏輯地址由頁號和頁內地址兩部分組成，若頁面大小為4KB，地址轉換過程如圖所示，圖中邏輯地址8644用十進制表示，經頁表轉換后，該邏輯地址的物理地址（十進制）是多少？提示：把邏輯地址轉換成二進制來做。8644頁號012物理塊號238A邏輯地址物理地址解：第一步:已知頁面大小為4KB，可算出

56、頁內地址為12位（2124096）第二步:把邏輯地址8644轉換成二進制地址10000111000100，其中高2位為頁面號。第三步:查頁表，2號頁面的物理塊號為8，由于邏輯地址和物理地址的頁內地址部分是相同的，即可把頁號與頁內地址拼接，得到物理地址為100000011100100。第四步:把100000011100100轉換成十進制數為33220。 3、某計算機系統的內存由Cache和主存構成，Cache的存取周期為45ns，主存的存取周期為200ns。已知在一段給定的時間內，CPU共訪問內存4500次，其中340次訪問主存，求：（1）Cache的命中率是多少？（2）CPU訪問內存的平均訪問時間是多少？解： 命中率H（4500340）/ 45000.92。 CPU訪存平均時間TA 0.92×45(10.92)×(200+45)61ns補充Ø 存儲器的分類按在計算機中的作用分：主存儲器：和CPU直接交換信息。速度快、容量小、每位的價格高。（包括隨機存儲器（RAM）、只讀存儲器（ROM）輔助存儲器：主存的后援存儲器。速度慢、容量大、每位價格低。（磁盤、磁帶、光盤）緩沖存儲器：用于兩個速度不同的部件之間，起到緩沖的作用。 存儲系統的定義：兩個或兩個以上速度、容量和價格各不相同的存儲器用硬件、