1、FPGA常用調(diào)試技術(shù)FPGA常用調(diào)試技術(shù)1435查看綜合報(bào)告查看時(shí)序分析報(bào)告仿真測(cè)試其他方法在FPGA開(kāi)發(fā)過(guò)程中，對(duì)于設(shè)計(jì)中存在的錯(cuò)誤和缺陷，我們常用以下方法進(jìn)行定位2在線調(diào)試1查看綜合報(bào)告一 查看綜合報(bào)告查看綜合報(bào)告 綜合工具在分析代碼時(shí)，對(duì)于可能出問(wèn)題的地方，會(huì)予以警告。 很多警告是無(wú)關(guān)緊要的，而某些警告則是需要根據(jù)具體情況來(lái)確定它的嚴(yán)重程度的。 設(shè)計(jì)者可以通過(guò)某些警告發(fā)現(xiàn)工程中潛在的錯(cuò)誤。 這些潛在的錯(cuò)誤往往是由于較差的codingstyle或是人為疏忽導(dǎo)致的。一 查看綜合報(bào)告XST綜合工具中幾種常見(jiàn)的綜合工具中幾種常見(jiàn)的warning1.未用端口未用端口WARNING:Xst:1306

2、 - Output is never assigned.這個(gè)warning表示一個(gè)稱為的輸出端口沒(méi)有被賦值。WARNING:Xst:647 - Input isnever used. This port will be preserved andleft unconnected if it belongs to a top-levelblock or it belongs to a sub-block and thehierarchy of this sub-block is preserved.這個(gè)warning表示一個(gè)稱為的輸入端口沒(méi)有在模塊中使用，這個(gè)輸入端口將會(huì)被保留。一 查看綜合報(bào)告

3、一 查看綜合報(bào)告2.賦值與使用缺其一賦值與使用缺其一WARNING:Xst:646 - Signal isassigned but never used. This unconnectedsignal will be trimmed during the optimizationprocess.這個(gè)warning表示一個(gè)稱為的信號(hào)在模塊中被賦值，但是沒(méi)有用于其它邏輯的驅(qū)動(dòng)，這個(gè)信號(hào)將會(huì)在optimization環(huán)節(jié)中被優(yōu)化掉。一 查看綜合報(bào)告WARNING:Xst:653 - Signal is used butnever assigned. This sourceless signal wi

4、llbe automatically connected to value00000000.這個(gè)warning表示一個(gè)稱為的信號(hào)在模塊中被使用，但是它卻沒(méi)有被賦值。那么這個(gè)信號(hào)將被自動(dòng)地把00000000做為驅(qū)動(dòng)源。一 查看綜合報(bào)告3.存在存在latchWARNING:Xst:737 - Found 1-bit latch forsignal . Latches may be generatedfrom incomplete case or if statements. Wedo not recommend the use of latches inFPGA/CPLD designs, as

5、they may lead totiming problems.這個(gè)warning表示一個(gè)稱為的信號(hào)可能存在latch，這個(gè)latch 可能是由于一個(gè)不完整的case分支語(yǔ)句或是不完整的條件語(yǔ)句而導(dǎo)致的。這個(gè)latch不會(huì)被優(yōu)化，可能會(huì)導(dǎo)致某些時(shí)序問(wèn)題。4.信號(hào)被優(yōu)化為固定值信號(hào)被優(yōu)化為固定值WARNING:Xst:1710 - FF/Latch (without init value) has aconstant value of 0 in block. This FF/Latch will betrimmed during the optimization process.這個(gè)warnin

6、g表示一個(gè)稱為的信號(hào)在這個(gè)模塊中擁有一個(gè)固定值0。這個(gè)信號(hào)將會(huì)optimization環(huán)節(jié)中被優(yōu)化掉。一 查看綜合報(bào)告一 查看綜合報(bào)告5.組合邏輯回環(huán)WARNING:Xst:2170 - Unit debug_warning :the following signal(s) form a combinatorialloop: sum_AB.這個(gè)warning表示在debug_warning單元中，有一個(gè)稱為sum_AB的信號(hào)導(dǎo)致了組合邏輯回環(huán)現(xiàn)象。一 查看綜合報(bào)告綜合器報(bào)告warning的情況有很多種。以上的情況有很多種。以上只列舉了一些。建議大家根據(jù)具體的情況酌情考慮warning的嚴(yán)重程度

7、。的嚴(yán)重程度。debug_warning工程是一個(gè)具體的例子。大工程是一個(gè)具體的例子。大家可以把它放在XST下綜合，根據(jù)綜合的報(bào)告，下綜合，根據(jù)綜合的報(bào)告，檢查電路中的錯(cuò)誤，并嘗試修正。2查看時(shí)序分析報(bào)告二 查時(shí)序分析報(bào)告查看靜態(tài)時(shí)序分析報(bào)告查看靜態(tài)時(shí)序分析報(bào)告1、開(kāi)發(fā)工具完成布局布線后會(huì)根據(jù)布局布線的結(jié)果進(jìn)行靜態(tài)時(shí)序分析，并給出時(shí)序分析結(jié)果，供用戶判斷時(shí)序最差的路徑和編寫(xiě)的代碼在時(shí)序上能達(dá)到的最優(yōu)情況。2、可以根據(jù)時(shí)序分析報(bào)告預(yù)先找出時(shí)序最差路徑，可通過(guò)UCF文件或修改代碼的方式進(jìn)行時(shí)序優(yōu)化。二 查時(shí)序分析報(bào)告查看時(shí)序分析報(bào)告查看時(shí)序分析報(bào)告二 查時(shí)序分析報(bào)告查看時(shí)序分析報(bào)告查看時(shí)序分析報(bào)告

8、3仿真測(cè)試三 仿真測(cè)試仿真測(cè)試FPGA電路的仿真分為兩種。一種是門級(jí)仿真電路的仿真分為兩種。一種是門級(jí)仿真，有的地方也稱為行為仿真（Behavior Simulation）；另一種是時(shí)序仿真，有的地方也稱為布線后仿真（Post-Route Simulation ）。）。行為仿真是對(duì)綜合所生成的門級(jí)電路模型仿真，由于它不包含各元件的時(shí)延信息，仿真的結(jié)果是一種理想的情況。布線后仿真則針對(duì)布線后生成的具體電路，加入了各元件的時(shí)延信息，仿真的結(jié)果更趨近于實(shí)際情況。4在線調(diào)試四 在線調(diào)試在線調(diào)試FPGA的在線調(diào)試，一般是在的在線調(diào)試，一般是在FPGA中嵌入一個(gè)中嵌入一個(gè)類似于邏輯分析儀的模塊，在滿足觸發(fā)

9、條件時(shí)，對(duì)需觀測(cè)的信號(hào)進(jìn)行采集，并通過(guò)JTAG線纜將存儲(chǔ)線纜將存儲(chǔ)的的波形上傳至計(jì)算機(jī)，供調(diào)試人員檢查。這種技術(shù)的優(yōu)勢(shì)在于，它能幫助設(shè)計(jì)人員觀測(cè)FPGA內(nèi)部?jī)?nèi)部的信號(hào)狀態(tài)，對(duì)定位錯(cuò)誤非常有用。的信號(hào)狀態(tài)，對(duì)定位錯(cuò)誤非常有用。目前的兩大FPGA生產(chǎn)廠商就有均有其在線調(diào)生產(chǎn)廠商就有均有其在線調(diào)試工具。Xilinx稱之為稱之為ChipScope，Altera稱之為稱之為SignalTap。四 在線調(diào)試Chipscope模塊添加四 在線調(diào)試四 在線調(diào)試四 在線調(diào)試四 在線調(diào)試四 在線調(diào)試四 在線調(diào)試四 在線調(diào)試下載程序注意事項(xiàng)下載程序注意事項(xiàng)1、當(dāng)添加信號(hào)發(fā)生變化時(shí)，下載前勾選Clean previo

10、us project setting2、默認(rèn)選擇勾選 import Design-level CDC File和Auto-create Buses四 在線調(diào)試chipscope信號(hào)添加原則信號(hào)添加原則1、盡量添加更多有用的觀測(cè)信號(hào)2、可以增加一些測(cè)試信號(hào)做輔助測(cè)試?yán)籂顟B(tài)機(jī)信號(hào)，狀態(tài)機(jī)綜合后可能會(huì)將各個(gè)狀態(tài)綜合成不規(guī)則信號(hào)，可以將狀態(tài)機(jī)各個(gè)狀態(tài)時(shí)給一個(gè)測(cè)試信號(hào)輸出固定值，以此來(lái)明確各個(gè)狀態(tài)。四 在線調(diào)試Chipscope和和modelsim配合使用配合使用chipscopechipscope存在觀測(cè)波形顯示時(shí)間短，信號(hào)添存在觀測(cè)波形顯示時(shí)間短，信號(hào)添加個(gè)數(shù)有限，加個(gè)數(shù)有限，modelsimmodelsim可以完整顯示長(zhǎng)時(shí)間的仿真可以完整顯示長(zhǎng)時(shí)間的仿真波形，顯示信號(hào)多優(yōu)點(diǎn)。調(diào)試時(shí)可以利用波形，顯示信號(hào)多優(yōu)點(diǎn)。調(diào)試時(shí)可以利用chipscopechipscope來(lái)發(fā)現(xiàn)錯(cuò)誤點(diǎn)，然后在允許的條件下使用來(lái)發(fā)現(xiàn)錯(cuò)誤點(diǎn)，然后在允許的條件下使用modelsimmodelsim仿真來(lái)解決仿真來(lái)解決bugbug。5其他方法五 其他方法其它方法如果在線調(diào)試還是不能很好地定位問(wèn)題，只能采用其它調(diào)試工具。可供選擇的工具也有很多，小到萬(wàn)用表，大到示波器、邏輯分析儀等。示波