1、武漢理工大學FPGA應用課程設計 課程設計任務書 學生姓名： 專業班級： 指導教師： 工作單位：信息工程學院 題目：電子琴的設計 課程設計目的： FPGA原理與應用課程設計的目的是為了讓學生熟悉基于VHDL語言進行 FPGA開發的全流程，并且利用FPGA設計進行專業課程理論知識的再現，讓學生體會 EDA技術的強大功能，為今后使用 FPGA進行電子設計奠定基礎。 課程設計內容和要求 設計內容： （1）設計一個八音電子琴。 （2）由鍵盤輸入控制音響，同時可自動演奏樂曲。 （3）用戶可以將自己編制的樂曲存入電子琴，演奏時可選擇鍵盤輸入樂曲或者已 存入的樂曲。 要求每個學生單獨完成課程設計內容，并寫出

2、課程設計說明書、說明書應該包括所 涉及到的理論部分和充足的實驗結果，給出程序清單，最后通過課程設計答辯 時間安排： 序號 階段內容 所需時 間 1 方案設計 1天 2 軟件設計 2天 3 系統調試 1天 4 答辯 1天 合計 5天 指導教師簽名：年 月 日 系主任（或責任教師）簽名: II 武漢理工大學FPGA應用課程設計 目錄 摘要 1 Abstract 2 1設計意義和要求 3 1.1設計意義 3 1.2功能要求 3 2方案論證及原理分析 4 2.1實現方案比較 4 2.2樂曲實現原理 4 2.3系統組成及工作原理 6 3系統模塊設計 8 3.1頂層模塊的設計 8 3.2樂曲自動演奏模塊的

3、設計 8 3.3音階發生器模塊的設計 9 3.4數控分頻器模塊的設計 9 4程序設計 11 4.1VHDL設計語言和ISE環境簡介 11 4.2頂層模塊的程序設計 12 4.3樂曲自動演奏模塊的程序設計 13 4.4音階發生器模塊的程序設計 13 4.5數控分頻模塊的程序設計 14 5設計的仿真與實現 15 5.1樂曲自動演奏模塊仿真 15 5.2音調發生模塊仿真 18 5.3數控分頻模塊仿真 19 5.4電子琴系統的仿真 20 5.5設計的實現 22 5.6查看RTL視圖 23 5.7查看綜合報告 25 6心得體會 31 7參考文獻 32 8附錄 33 iii 武漢理工大學FPGA應用課程設

4、計 隨著基于FPGA勺EDA技術的發展和應用領域的擴大與深入，EDA技術在電子信息、 通信、自動控制用計算機等領域的重要性日益突出。EDA技術就是以計算機為工具，設 計者在EDA軟件平臺上，用硬件描述語言 HDL完成設計文件，然后由計算機自動地完成 邏輯編譯、化簡、分割、綜合、優化、布局、布線和仿真，直至對于特定目標芯片的適 配編譯、邏輯映射和編程下載等工作。 利用EDAX具，電子設計師可以從概念、算法、協議等開始設計電子系統，大量工 作可以通過計算機完成，并可以將電子產品從電路設計、性能分析到設計出IC版圖或 PCB版圖的整個過程的計算機上自動處理完成。 此次設計主要是基于 VHD文本輸入法

5、設計樂曲演奏電路，運用VHDL語言對簡易電 子琴的各個模塊進行設計，并使用 EDAT具對各模塊進行仿真驗證。該系統基于計算機 中時鐘分頻器的原理，采用自頂向下的設計方法來實現，通過按鍵輸入來控制音響或者 自動演奏已存入的歌曲。系統由樂曲自動演奏模塊、音調發生模塊和數控分頻模塊三個 部分組成。選擇手動彈奏模式按鍵時，按下音符鍵后就會選通相應的頻率輸出；選擇自 動演奏模式按鍵時，儲存器會將編寫好的音符信息依次取出，去選通各個對應的頻率輸 出，實現自動演奏。系統實現是用硬件描述語言VHDL按模塊化方式進行設計，然后進 行編程、時序仿真、電路功能驗證，奏出美妙的樂曲（當然由于條件限制，暫不進行功 能驗

6、證，只進行編程和時序仿真）。 關鍵詞：EDA VHDL電子琴，自動演奏 42 Abstract With the expa nsion and further FPGA-based EDA tech no logy developme nt and applicati ons, the importa nee of EDA tech no logy in the field of electro nic in formatio n, com muni catio n, computer and other automatic con trol have become in creas in g

7、ly prominent. EDA tech no logy is to the computer as a tool desig ner in the EDA software platform, hardware descripti on Ian guage HDL complete the desig n file and the n automatically done by computer logic compilation, simplification, segmentation, integration, optimization, placement, routing an

8、d simulation, until for specific target chip adapter compilation, mapping and logic program ming dow nl oad work. Use of EDA tools, electro nic desig ners from con cept, algorithms, protocols, and so began the design of electronic systems, a lot of work can be done by computer and electronic product

9、s can be from the circuit design, performance analysis to the entire process of IC layout design or layout of the PCB automatic processing is completed on the computer. The desig n is mainly based on VHDL text in put music performa nce circuit desig n, each module using VHDL Ian guage of simple flow

10、er desig n, and the use of EDA tools for simulation of each module. The system is based on the principle of the computer clock divider, using top-dow n desig n approach to achieve, through the key in put to con trol the sound or song to automatically play has bee n deposited. System from automatical

11、ly play ing music module, tone generator module and NC divider module three parts. When you select the manual mode after the play butt on, it will note is pressed the corresp onding freque ncy strobe output; Select Auto Play mode butt on, the reservoir will be removed in order to write good music in

12、 formati on, each corresp onding to the freque ncy of the strobe output, automatic play ing. System impleme ntati on is hardware descripti on Ian guage VHDL by a modular approach to design, and then programming, timing simulation, circuit functional verification, play won derful music (of course, du

13、e to con strai nts, they will not perform functional verification, and timing simulation program only). Key words: EDA, VHDL, electro nic orga n, automatic play 1設計意義和要求 1.1設計意義 電子琴作為音樂與科技的產物，在電子化和信息化的時代，為音樂的大眾化做出了 很大的貢獻，歌曲的制作大多數都要由電子琴來完成，然后通過媒介流傳開來，電視劇 和電影的插曲、電視節目音效、甚至手機鈴聲，都很可能包含電子琴的身影。 電子琴是數字電路中的一

14、個典型應用。然而在實際的硬件設計中用到的器件非常 多，連線比較復雜，同時會產生比較大的延時，從而造成測量誤差較大，可靠性不好。 以EDA工具作為開發手段，運用 VHDL硬件描述語言可以使使整個系統大大簡化，提 高了電子琴整體的性能和可靠性。 1.2功能要求 1）設計一個八音電子琴； 2）由鍵盤輸入控制音響，同時可自動演奏樂曲； 3）用戶可以將自己編制的樂曲存入電子琴，演奏時可選擇鍵盤輸入樂曲或者已存 入的樂曲。 2方案論證及原理分析 2.1實現方案比較 方案一：采用數字邏輯電路制作，用IC拼湊焊接實現。其特點是直接用現成的IC 組合而成，簡單方便，但本系統需用到許多分頻器，這就使得需要用到相當

15、多的 IC,從 而造成了體積過于龐大，而且連線也會比較復雜。 方案二：由單片機來完成設計。可用單片機控制鍵盤的輸入，以及產生相應的頻率 信號作為輸出。目前，單片機的功能已比較強大，集成度日益增高且其設計和控制比較 容易。但是由于在傳統的單片機設計系統中必須使用許多分立元件組成單片機的外圍電 路，如鎖存器，譯碼器等都需要單獨的電路，因此整個系統顯得十分復雜，抗干擾性差， 在運行過程中容易死機或進入死循環，可靠性降低，而功耗費用增高。 方案三：采用可編程邏輯器件（FPGA來完成該設計，將所有器件集成在一塊芯片 上，大大減小了電子琴的體積，可靠性和精度都比較好。用 VHDLS程實現時更加方便， 而且

16、易于進行功能擴展，并可調試仿真，制作時間大大縮短。 綜合分析后我認為，方案三采用 FPGA的方法來實現，不僅可以實現按鍵播放音樂 和自動播放音樂的要求，有較高的靈敏度和可靠性。并且原理方法和模塊結構清晰，制 作方案比較容易實現，所以我采用方案三作為具體實現方案。 2.2樂曲實現原理 樂曲都是由一連串的音符組成，按照樂曲的樂譜依次輸出這些音符所對應的頻率， 就可以在揚聲器上連續地發出各個音符的音調。為了準確地演奏出一首樂曲，僅僅讓揚 聲器能夠發出聲音是遠遠不夠的，還必須準確地控制樂曲的節奏，即每個音符的持續時 間。由此可見，樂曲中每個音符的發音頻率以及音符持續的時間是樂曲能夠連續演奏的 兩個關鍵

17、因素。 樂曲的12平均率規定：每2個八度音之間的頻率要相差1倍，比如簡譜中的中音2 與高音2。在2個八度音之間，又可分為12個半音。另外，音符A（簡譜中的低音5）的 頻率為392Hz,音符E到F之間、B到C之間為半音，其余為全音。由此可以計算出簡 譜中從低音I至高音1之間每個音符的頻率。簡譜音名與頻率對應關系如表2-1所示： 音名 頻率/Hz 音名 頻率/Hz 音名 頻率/Hz 低音1 262 中音1 523 高音1 1047 低音2 296 中音2 587 高音2 1175 低音3 330 中音3 659 高音3 1319 低音4 350 中音4 698 高音4 1397 低音5 392 中

18、音5 784 高音5 1568 低音6 440 中音6 880 高音6 1760 低音7 494 中音7 988 高音7 1976 表2-1簡譜音名與頻率的對應關系 使用一分頻器來產生各音符所需的頻率，但由于各音符對應的頻率多為非整數，而 分頻系數又不能為小數，所以必須將計算得到的分頻數四舍五入取整數。若分頻器時鐘 頻率過低，則由于分頻系數過小，四舍五入取整數后的誤差較大；若時鐘頻率過高，雖 然誤差變小，但分頻數將會變大。在實際的設計中應綜合考慮這兩方面的因素，在盡量 減小頻率誤差的前提下取合適的時鐘頻率。實際上，只要各個音符間的相對頻率關系不 變，演奏出的樂曲聽起來都不會走調。 設計的音樂電

19、子琴選取32MHZ的系統時鐘頻率。在數控分頻器模塊，首先對時鐘 頻率進行4分頻，得到8MHZ的輸入頻率，然后再次分頻得到各音符的頻率。由于數控 分頻器輸出的波形是脈寬極窄的脈沖波，為了更好的驅動揚聲器發聲，在到達揚聲器之 前需要均衡占空比，從而生成各音符對應頻率的對稱方波輸出。這個過程實際上進行了 一次二分頻，將脈沖展寬。 因此，分頻系數的計算可以按照下面的方法進行。以中音1為例，對應的頻率值為 523Hz,它的分頻系數應該為： 4MHZ 523 4 106 523 7648 至于其他音符，可由上式求出對應的分頻系數，這樣利用程序可以很輕松地得到相 應的樂聲。各音名對應的分頻系數如表 2-2所

20、示： 音名 頻率/Hz 分頻系數 音名 頻率/Hz 分頻系數 中音1 523 7648 高音1 1047 3820 中音2 578 6920 高音2 1175 3404 中音3 659 6069 高音3 1319 3032 中音4 698 5730 高音4 1397 2863 中音5 784 5102 高音5 1586 2522 中音6 880 4545 高音6 1760 2272 中音7 988 4048 高音7 1976 2024 低音5 392 10204 低音6 440 9090 表2-2各音名對應的分頻系數 音符的持續時間須根據樂曲的速度及每個音符的節拍數來確定。因此，要控制音符 的

21、音長，就必須知道樂曲的速度和每個音符所對應的節拍數。如果將全音符的持續時間 設為1s的話，那么一拍所應該持續的時間為 0.25秒，則只需要提供一個4HZ的時鐘頻 率即可產生四分音符的時長。 至于音長的控制，在自動演奏模塊，每個樂曲的音符是按地址存放的，播放樂曲時 按4HZ的時鐘頻率依次讀取簡譜，每個音符持續時間為0.25秒。如果樂譜中某個音符 為三拍音長，那又該如何控制呢？其實只要在3個連續地址存放該音符，這時就會發三 個0.25秒的音長，即持續了三拍的時間，通過這樣一個簡單的操作就可以控制音長了。 2.3系統組成及工作原理 2.3.1系統組成 整個系統由樂曲自動演奏模塊、音調發生器模塊和數控

22、分頻器模塊三個部分組成。 樂曲自動演奏模塊又包含了鍵盤的編碼，并且設置了一個自動演奏/鍵盤輸入切換auto 樂曲自動演奏模塊的作用是產生發聲控制輸入信號。音調發生器根據發聲控制輸入產生 獲得音階的分頻預置值（即分頻系數）。數控分頻器根據分頻預置值對 FPGA的基準頻 率進行分頻，得到與各個音階對應的頻率輸出。系統組成框圖如圖2-1所示。 圖2-1系統組成框圖 2.3.2系統工作原理 系統的基準時鐘脈沖為 32MHz，所以在本設計中需要將其進行分頻，以得到所需 要的脈沖來發出相應的音符。鍵盤輸入一共有9個按鍵，除了 8個音符對應的按鍵之外， 還設置一個自動演奏/鍵盤輸入切換auto,它不是一個單

23、獨的模塊，它和其他按鍵一起包 含在樂曲自動演奏模塊中，作用相當于一個開關。 當auto= “0”時，選擇自動演奏音樂存儲器里面的樂曲，自動演奏模塊以4Hz的頻 率輸出8位發聲控制輸入信號，再送入音調發生器。當 8位發聲控制輸入信號中的某一 位為高電平時，則對應某一音階的數值將在端口 tone輸出，該數值即為該音階的分頻預 置值，音調發生器還輸出音符顯示信號、高低音顯示信號。最后由數控分頻模塊按照音 調發生器輸出的分頻預置值進行分頻，得到存儲的樂曲的音符的頻率，之后由揚聲器輸 出對應的聲調。 auto= “T時，選擇鍵盤輸入的信號，8個按鍵分別對應8個音符，自動演奏模塊 將按鍵輸入轉化為8位發聲

24、控制輸入信號送入音調發生器，最后通過數控分頻模塊得到 按鍵對應的音符的頻率，之后由揚聲器輸出對應的聲調。 3系統模塊設計 3.1頂層模塊的設計 VHDL采用的是自頂向下的設計方式，頂層模塊由樂曲自動演奏(automusic),音 調發生器(tone)和數控分頻器(speake)三個模塊組成。其中樂曲自動演奏部分 (automusic)又包括了鍵盤編碼，還設置了一個自動演奏/鍵盤輸入切換auto,即當auto= “0”時，選擇自動演奏音樂存儲器里面的樂曲，auto= “ 1”時，選擇由鍵盤輸入的信號， 再對其進行編碼。兩種情況下輸出的都是八位二進制數，對應音調發生器的輸入。圖3-1 即是頂層模塊

25、設計原理圖。 圖3-1頂層模塊設計原理圖 3.2樂曲自動演奏模塊的設計 為了實現電子琴的功能要求，需要設計一個自動演奏模塊，該模塊的作用是產生8 位發聲控制輸入index。當auto為“0”或“ 1”時可以選擇自動演奏或者鍵盤輸入，如 果auto為“ 0”，則由存儲在此模塊中的8位二進制數來作為發聲控制輸入index，由此 便可自動演奏樂曲；當auto為“1”時，則由鍵盤的輸入轉化為8位2進制數作為發聲 控制輸入index。此模塊的VHDL語言中包括三個進程，首先是對基準脈沖進行分頻得 到4Hz的脈沖，作為第二個進程的時鐘信號，它的目的是控制每個音階之間的停頓時間， 此處便是1/4=0.25s

26、；第二個進程完成自動演奏部分樂曲的地址累加；第3個進程是輸出 存儲的自動演奏的樂曲或鍵盤輸入的發聲控制輸入in dex。樂曲自動演奏模塊如圖3-2 所示。 I 4ii4 LJ kIdL.lk：4 I. .1-：4L.1iiJL 4bd-：4li.l- I i,aa ruia r iarin!* irrrnr : automusic；: I 4GI4 L 4 k4L J k4 t .1-4LiiJL4 LdS4li! _am Auto Jfa d L J adb.l C0DEv=0001111;HIGHTONE0=8191;CODE=0000001;HIGHNew Source.,選擇文件 類型

27、為Test Bench Waveform 鍵入文件名“ Testautomusic，單擊“ Next” ,在本步驟中 可以將波形文件與automusic.vhd文件進行關聯，如圖5-1所示。繼續單擊“ Next”直 到完成。 圖5-1波形與VHDL文件關聯 此時，HDL Bencher程序啟動，如圖5-2所示，可以選擇哪一個信號是時鐘信號并 可以輸入所需的時序需求，系統時鐘信號為 32MHz但是由于限制只能選擇時鐘周期為 32ns,因此仿真時時鐘信號為 31.25MHz 圖5-2仿真時間參數設置 這時出現了如圖5-3所示的波形圖，可以單擊波形圖中的藍色方塊來設置波形電平 的高低，并可以拉動仿真

28、時間線。此時設置 Auto= “0”，選擇自動演奏。 圖5-3 HDL Bencher中輸入波形的設置 (2) 設計的仿真 單擊 Sourcese 窗 口中的 testbench，則在 Processes 窗 口 中顯示 Xilinx ISE Simulator X具欄，擴展開后，右鍵單擊Simulator Behavioral Model,選擇 Properties,對 Simulation Run Time 輸入 10000ns,單擊 OK 按鈕，如圖 5-4 所示。 I5E SijnulatQx Pr upffrl ice J3*pr *Li|f Us 1 ills*;SnTjL*4i

29、匚嗎and. SFaJle Custwi SimuL4ili匸mi ud. ?!* Km. Th4F X Th12 ； 7T1?4 X 7T12D ) i 7T10F ； (rtot) 訥他 0 1 . codeia600 Cmoo 圖5-11 HDL Bencher中輸入波形的設置 （2）設計的仿真 單擊 Sourcese 窗 口中的 testbench，則在 Processes 窗 口 中顯示 Xilinx ISE Simulator X具欄，擴展開后，右鍵單擊 Simulator Behavioral Model,選擇 Properties,對 Simulation Run Time 輸

30、入 900us,單擊 OK 按鈕，如圖 5-12 所示。 JSBProperties 皿 ” Iki 匚魚Shnativii ffttai Fii 右騏tn，林 C*事訂 紬 E輕海皓；Tim S use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; -32MHz系統時鐘 -鍵盤輸入/自動演奏 -音符顯示信號 -鍵盤輸入信號 -高低音節信號 -音頻信號 en tity top is Port ( clk32MHz :in std_logic; han dTOauto

31、 : in std_logic; code1:out std_logic_vector(6 dow nto 0); in dex1:in std_logic_vector(7 dow nto 0); high1:out std_logic; spkout:out std_logic); end top; architecture Behavioral of top is comp onent automusic Port ( clk :in std_logic; Auto: in std_logic; in dex2:i n std_logic_vector(7 dow nto 0); in

32、dex0 : out std_logic_vector(7 dow nto 0); end comp onent; comp onent tone Port ( in dex : in stdo gic_vector(7 dow nto 0); code : out std_logic_vector(6 dow nto 0); high : out std_logic; toneO : out integer range 0 to 8191); end comp onent; comp onent speaker Port ( clk1 : in std_logic; tone1 : in i

33、n teger range 0 to 8191; spks : out std_logic); end comp onent; sig nal ton e2: in teger range 0 to 8191; sig nal in dx:stdo gic_vector(7 dow nto 0); begin u0:automusic port map(clk=clk32MHZ,i ndex2=in dex1,i ndex0=in dx,Auto=ha ndtoAuto); u1: tone port map(index=indx,tone0=tone2,code=code1,high=hig

34、h1); u2: speaker port map(clk1=clk32MHZ,t on e1=t on e2,spks=spkout); end Behavioral; 樂曲自動演奏模塊： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; en tity automusic is Port ( clk,Auto : in std_logic;-系統時鐘；鍵盤輸入 /自動演奏 in dex2 : in stdo gic_vector(

35、7 dow nto 0);-鍵盤輸入信號 in dex0 : out std_logic_vector(7 dow nto 0);-音符信號輸出 end automusic; architecture Behavioral of automusic is sig nal coun t0:i nteger range 0 to 31;-cha nge sig nal clk2:std_logic; begin pulse0:process(clk,Auto)-此進程完成對系統時鐘8M的分頻，得到4Hz的信號clk2 variable coun t:i nteger range 0 to 8191

36、; begin if Auto=1 then coun t:=0;clk2=0; elsif clkeve nt and clk=1 the n coun t:=co un t+1; if cou nt=4000000 then clk2=1; elsif cou nt=8000000 then clk2=0;cou nt:=0; end if; end if; end process; music:process(clk2)-此進程完成自動演奏部分曲的地址累加 begin if clk2event and clk2=1 then if cou nt0=31 then cou nt0=0; e

37、lse coun t0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 in dex0 index0 nu II; end case; else in dex0 tone0=7648;code=1001111;high ton e0=6920;code=0010010;high ton e0=6069;code=0000110;high tone0=5730;code=1001100;high ton e0=5102;code=0100100;high ton e0=4545;code=0100000;high tone0=4048;code=0001111;high ton e0=3