電子技術課程設計報告-數字時鐘.doc_第1頁
電子技術課程設計報告-數字時鐘.doc_第2頁
電子技術課程設計報告-數字時鐘.doc_第3頁
電子技術課程設計報告-數字時鐘.doc_第4頁
電子技術課程設計報告-數字時鐘.doc_第5頁
已閱讀5頁,還剩13頁未讀 繼續免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1目錄目錄.1前言.2內容摘要.2設計要求.2第一章方案設計.3第二章硬件設計及仿真.42.1振蕩器的設計.42.2分頻器的設計.52.3時間計數器的設計.62.3.1六十進制計數器.62.3.2二十四進制計數器.82.4譯碼器與顯示器的設計.92.5校時電路.9第三章電路的總體設計.11第四章元器件清單及部分芯片介紹.124.1元器件清單.124.2部分芯片功能介紹.134.2.174LS90N.134.2.2555.14第五章總結.16附錄參考文獻.182前言內容摘要數字鐘是一個將“時”,“分”,“秒”顯示于人的視覺器官的計時裝置。它的計時周期為24小時,顯示滿刻度為23時59分59秒。一個基本的數字鐘電路主要由秒信號發生器、“時、分、秒、”計數器、譯碼器及顯示器組成。由于采用純數字硬件設計制作,與傳統的機械表相比,它具有走時準,顯示直觀,無機械傳動裝置等特點。本設計中的數字時鐘采用數字電路實現對“時”、“分”、“秒”的顯示和調整。通過采用各種集成數字芯片搭建電路來實現相應的功能。具體用到了555震蕩器,74LS90及與非,異或等門集成芯片等。該電路具有計時和校時的功能。在對整個模塊進行分析和畫出總體電路圖后,對各模塊進行仿真并記錄仿真所觀察到的結果。實驗證明該設計電路基本上能夠符合設計要求!設計要求(1)、時鐘的“時”要求用兩位顯示并用二十四小時制顯示;(2)、時鐘的“分”、“秒”要求各用兩位顯示;(3)、整個系統要有校時部分(可以手動,也可以自動),校時時不能產生進位。3第一章方案設計時顯示器分顯示器秒顯示器時譯碼器分譯碼器秒譯碼器時計數器分計數器秒計數器校時電路振蕩器分頻器圖1-1數字鐘電路的系統框圖基本時鐘電路由上圖可以看出,振蕩器產生的信號經過分頻器作為產生秒脈沖,秒脈沖送入計數器,計數結果經過“時”、“分”、“秒”,譯碼器,顯示器顯示時間。其中振蕩器和分頻器組成標準秒脈沖信號發生器,由不同進制的計數器,譯碼器和顯示電路組成計時系統。秒信號送入計數器進行計數,把累計的結果以“時”,“分”、“秒”的數字顯示出來。“時”顯示由二十四進制計數器,譯碼器,顯示器構成;“分”、“秒”4顯示分別由六十進制的計數器,譯碼器,顯示器構成;校時電路實現對時,分,秒的校準。第二章硬件設計及仿真2.1振蕩器的設計振蕩器是數字鐘的核心。振蕩器的穩定度及頻率的精確度決定了數字鐘計時的準確程度,通常選用石英晶體構成振蕩器電路。一般來說,振蕩器的頻率越高,計時器的精度越高。在本設計中振蕩器采用的是由集成電路555與RC組成的多諧振蕩器。其電路圖如下圖2-1-1:接通電源后,電容C1被充電,cv上升,當cv上升到大于2/3ccV時,觸發器被復位,放電管T導通,此時0v為低電平,電容C1通過2R和5T放電,使cv下降。當cv下降到小于1/3ccV時,觸發器被復位,0v反轉為高電平。電容器C1放點結束,所需時間為:22202/3lnln20.701/3ccPLccVtRCRCRCV當C1放點結束時,T截止,VCC將通過R1、R2向電容器C1充電,vC由1/3VCC上升到2/3VCC所需的時為:1212121/3()ln()ln20.7()2/3ccccPHccccVVtRRCRRCRRC當vC上升到2/3VCC時,觸發器又被復位發生翻轉,如此周而復始,在輸出端就得到一個周期性的方波,其頻率為1211.43(2)PHPLfttRRC本設計中,由電路圖和f的公式可以算出,微調R3=60k左右,其輸出的頻率為f=1000Hz.2.2分頻器的設計通常,數字鐘的晶體振蕩器輸出頻率較高,為了得到1z的秒信號輸入,需要對振蕩器的輸出信號進行分頻。分頻器的功能主要有兩個:一個是產生標準脈沖信號;二是提供功能擴展電路所需要的信號。本設計中,由于振蕩器產生的信號頻率太高,要得到標準的秒信號,就需要對所得的信號進行分頻。這里所采用的分頻電路也是3個中規模計數器74LS90N來構成的3級1/10分頻。其電路如下圖2-2-1所示:6由上圖可以看出,由振蕩器的1000Hz高頻信號從U0的14端輸入,經過三片74LS90N的三級1/10分頻,就能從U2的11端輸出得到標準的秒脈沖信號。2.3時間計數器的設計由圖1-1的方框圖可以清楚的看到,顯示“時”、“分”、“秒”需要六片中規模計數器;其中“秒”、“分”各為60進制計數,“時”為24進制計數。在本設計中均用74LS90N來實現:2.3.1六十進制計數器“秒”計數器電路與“分”計數器電路都是六十進制,它由一級十進制計數器和一級六進制計數器連接構成,如圖2-3-1所示,是采7用兩片中規模集成電路74LS90N串聯起來構成的“秒”、“分”計數器。由上圖可知,U2是十進制計數器,U2的QD作為十進制的進位信號,74LS90N計數器是十進制異步計數器,是反饋清零法來實現十進制計數,U1和與非門組成六進制計數。74LS90N是在CP信號的下降沿觸發下進行計數,U1的QA和QC相與0101

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論