《數字電路與邏輯設計》教學大綱課程編號：TE1020L課程名稱：數字電路與邏輯設計英文名稱：DigitalCircuitsandLogicalDesign學分/學時：3/48課程性質：學科基礎課，必修適用專業：通信工程 開課單位：通信工程學院先修課程：大學物理、計算機導論與程序設計一、課程簡介數字電路與邏輯設計是通信工程專業必修的一門學科基礎課。其內容涵蓋數字邏輯、數字電路描述、組合邏輯電路設計、時序邏輯電路設計和處理器設計等方面。課程將通過課堂講授、實驗實踐等教學方式，使學生掌握數字電路的分析設計方法，為后續課程的學習奠定數字化嵌入式平臺實現的基礎。在學生的思想政治教育方面，課程將結合當前芯片產業發展的相關內容，講解我國的芯片產業的發展歷程和當前面臨的機遇與挑戰，將愛黨愛國、艱苦奮斗、愛崗敬業等價值取向滲透到課程教學當中，實現對學生相關品質的培養。二、課程目標（一）課程目標：1.掌握數字電路與邏輯設計的基本概念、基本原理。2.掌握數字電路分析及設計方法。3.掌握數字系統接口模塊的設計方法。4.掌握復雜數字系統設計方法。（二）課程目標與畢業要求內涵觀測點的對應關系：畢業要求內涵觀測點課程目標內涵觀測點2-3：能認識到通信工程專業復雜工程問題解決方案的多樣性，理解獲取現有解決方案的必要性，并能通過文獻調研與咨詢研究，尋求可替代的解決方案。目標3，4內涵觀測點3-2能夠在通信工程專業復雜工程問題的解決方案設計中，針對特定的需求如應用背景、系統特征、器件指標、設計流程等因素，完成單元（部件）的設計與單體功能驗證。目標1，2內涵觀測點5-2能夠有效地選擇與使用恰當的儀器、信息資源、工程工具和專業模擬軟件進行通信工程專業復雜工程問題的預測、模擬、實驗、分析、處理及性能評估；目標3內涵觀測點5-3在解決通信工程專業復雜工程問題過程中，能有效的選擇及使用現代工具。在現有工具條件不滿足的條件下，還能開發合適的工具。目標4三、課程具體內容及基本要求（一）數字化處理基礎（線下4學時）1）掌握數字系統結構3）掌握布爾代數的基本運算。4）掌握基本邏輯電路實現。（二）邏輯電路（線下6學時+線上2學時）內容：布爾代數與邏輯門、邏輯函數描述、邏輯電路及硬件描述。本部分內容支撐課程目標1、4。1.基本要求1）邏輯真值表2）邏輯門3）邏輯函數表達式4）記憶邏輯電路5）邏輯電路結構6）掌握硬件描述語言VerilogHDL集電路仿真。2.重點、難點重點：數字系統結構、信息處理流程的實現、基本邏輯門實現結構及其基本電路應用、邏輯門電氣特性和三態門的主要特點和應用、邏輯函數描述幾種形式之間的轉換及應用、VerilogHDL硬件描述語言。難點：數字系統結構、信息處理流程的實現、三態門的主要特點和應用、VerilogHDL硬件描述語言。（二）組合邏輯電路（線下6學時）內容：組合邏輯電路的分析和設計方法。本部分內容支撐課程目標2。1.基本要求1）掌握組合邏輯電路基本框架。2）掌握組合邏輯電路的分析方法和設計方法。3）掌握組合邏輯電路常用模塊（編/譯碼器、數碼管譯碼器、數據選擇/分配器、加法器、比較器）的邏輯功能、結構、描述和應用。4）熟悉組合邏輯電路中的競爭與冒險現象及消除方法。2.重點、難點重點：組合邏輯電路的分析方法和設計方法、組合邏輯電路常用模塊的邏輯功能、結構、描述和應用。難點：組合邏輯電路的分析方法和設計方法。（三）時序邏輯電路（線下6學時）內容：觸發器的工作原理、功能描述及應用、時序邏輯電路的分析與設計方法、計數器及其基本應用。本部分內容支撐課程目標2。1.基本要求1）掌握RS觸發器的邏輯功能、描述方法及應用。2）掌握D觸發器的邏輯功能、描述方法及應用。3）掌握由觸發器構成寄存器、移位寄存器的實現方法及其應用。4）掌握時序邏輯電路的基本結構與類型、功能描述方法。5）掌握基于D觸發器和VerilogHDL硬件描述語言的同步時序邏輯電路的分析與設計方法。6）了解異步時序邏輯電路的分析與設計方法。7）掌握計數器及其基本應用：計數器、分頻器、序列發生器、序列檢測器。2.重點、難點重點：D觸發器及應用、同步時序邏輯電路的分析與設計方法、計數器及其基本應用。難點：寄存器及移位寄存器、異步時序邏輯電路的分析與設計方法、計數器的基本應用。（四）典型邏輯電路設計（線下6學時+線上2學時）內容：。1.基本要求1）分頻器。2）序列發生器。3）序列檢測器。4）設計實例-交通信號燈、SPI。2.重點、難點重點：存儲器的原理、擴展及應用、ROM實現組合邏輯功能的設計方法及應用、可編程邏輯器件及LUT。難點：ROM實現組合邏輯功能的設計方法及應用、可編程邏輯器件及LUT。（五）數字系統集成電路（線下4學時+線上2學時）1)電路基本特性2）存儲器實現邏輯3）可編程邏輯器件4）AD/DA轉換器5）數字電路結構（五）數字系統設計（8學時+線上2學時（第7章介紹））內容：設計簡易微處理器系統中的部件電路。本部分內容支撐課程目標4。1.基本要求1）可編程邏輯器件算術運算單元（ALU）設計。2）可編程邏輯器件控制單元設計。3）可編程邏輯器件指令設計。4）數字系統總線電路設計。5）存儲系統與外設接口電路設計。6）通用輸入輸出口電路設計。7）定時器電路設計。8）異步串行通信器電路設計。9）中斷控制器電路設計。10）片上系統構架與實踐。2.重點、難點重點：CPU結構與設計、CPU指令與程序設計、總線、存儲器擴容、輸入輸出部件電路。難點：CPU及輸入輸出設備電路設計實現。四、教學安排及方式總學時48學時，其中：線下講授32學時，課內實踐8學時，線上8學時。序號課程內容特點學時教學方式1數字邏輯電路概述基礎性11課堂講授、實踐+線上講授2組合邏輯電路實用性5課堂講授、實踐+線上講授3時序邏輯電路實用性8課堂講授、實踐+線上講授4數據轉換與存儲實用性4課堂講授、實踐+線上講授5數字系統設計實踐性20課堂講授、實踐五、課程考核方式與評價標準（一）考核方式：最終成績由平時考核成績、實踐成績和期末成績組合而成。各部分所占比例如下：平時考核：20%。主要考核對每階段課程知識點的學習、理解和掌握程度，主要依據有課堂情況、作業情況和平時考察情況。課程實踐：40%。主要考核理論聯系實際的能力，學生在仿真系統上設計實現微處理器系統電路，并結合其它課程知識實現一定功能。期末考試：40%。主要考核對知識的綜合應用分析和設計能力。書面考試形式。課程目標支撐內涵觀測點課程內容考核評價方式小計平時考核課程實踐期末考試目標1內涵觀測點3-2內容120510目標2內涵觀測點3-2內容2，3202530目標3內涵觀測點5-2內容4410520內涵觀測點2-3內容50505目標4內涵觀測點5-3內容1，5220530內涵觀測點2-3內容50505合計104040100注：各部分比例僅是課程教學過程的一個參考，每年可以根據教學情況可以進行適當地調整。（二）各考核方式的成績評價標準：平時考核評價標準要求考核評價標準成績比例優秀90-100良好70-89合格60-69不合格0-59目標1掌握數字電路的基本概念、邏輯代數相關知識、邏輯電路的描述方法概念清晰、問題分析準確、結論合理、作業正確率高概念清晰、問題分析比較準確、結論基本合理、作業正確率較高概念較為清晰，問題分析基本到位、結論基本合理、作業正確率尚可概念不清晰，問題分析失誤、結論錯誤較多、作業錯誤較多20%目標2能運用組合數字電路、時序數字電路設計方法設計有指定功能的模塊。相關分析方法運用熟練、解決方案正確可行、作業正確率高相關分析方法運用較為熟練、解決方案正確、作業正確率較高能在一定程度上運用相關分析方法、解決方案基本正確、作業正確率尚可方法運用生疏、解決方案無法滿足要求、作業錯誤較多40%目標3能運用數字電路設計方法實現存儲轉換模塊。相關分析方法運用熟練、解決方案正確可行、作業正確率高相關分析方法運用較為熟練、解決方案正確、作業正確率較高能在一定程度上運用相關分析方法、解決方案基本正確、作業正確率尚可方法運用生疏、解決方案無法滿足要求、作業錯誤較多40%課程實踐評價標準要求考核評價標準成績比例優秀90-100良好70-89合格60-69不合格0-59目標2能運用組合數字電路、時序數字電路設計方法設計功能的模塊。相關分析方法運用熟練、解決方案正確可行、項目完成效果優秀相關分析方法運用較為熟練、解決方案正確、項目完成效果良好能在一定程度上運用相關分析方法、解決方案基本正確、項目完成效果合格方法運用生疏、解決方案無法滿足要求、項目未完成或完成效果不合格37.5%目標3掌握數字系統接口模塊的設計方案相關分析方法運用熟練、解決方案正確可行、報告撰寫認真、答辯陳述清晰、回答問題正確相關分析方法運用較為熟練、解決方案正確、答辯陳述較為清晰、回答問題正確能在一定程度上運用相關分析方法、所提方案基本正確、答辯陳述較為清晰、回答問題基本正確方法運用生疏、所提方案無法滿足要求、答辯陳述不清晰、回答問題錯誤較多37.5%目標4掌握復雜數字系統的設計方案相關分析方法運用熟練、解決方案正確可行、報告撰寫認真、答辯陳述清晰、回答問題正確相關分析方法運用較為熟練、解決方案正確、答辯陳述較為清晰、回答問題正確能在一定程度上運用相關分析方法、所提方案基本正確、答辯陳述較為清晰、回答問題基本正確方法運用生疏、所提方案無法滿足要求、答辯陳述不清晰、回答問題錯誤較多25%期末考試評價標準要求考核評價標準成績比例優秀90-100良好70-89合格60-69不合格0-59目標1掌握數字電路的基本概念、邏輯代數相關知識、邏輯電路的描述方法概念清晰、問題分析準確、答題正確率高概念清晰、問題分析比較準確、答題正確率較高概念較為清晰，問題分析基本到位、答題正確率尚可概念不清晰，問題分析失誤、答題錯誤較多30%目標2能運用組合數字電路、時序數字電路設計方法設計有指定功能的模塊。相關設計方法運用熟練、解決方案正確可行、答題正確率高相關設計方法運用較為熟練、解決方案正確、答題正確率較高能在一定程度上運用相關設計方法、所提方案基本正確、答題正確率尚可電路設計方法運用生疏、所提方案無法滿足要求、答題錯誤較多30%目標3能運用數字電路設計方法實現存儲轉換模塊。相關設計方法運用熟練、解決方案正確可行、答題正確率高相關設計方法運用較為熟練、解決方案正確、答題正確率較高能在一定程度上運用相關設計方法、所提方案基本正確、答題正確率尚可電路設計方法運用生疏、所提方案無法滿足要求、答題錯誤較多30%目標4能運用數字電路設計方法提出復雜數字系統工程問題的解決方案相關設計方法運用熟練、解決方案正確可行、答題正確率高相關設計方法運用較為熟練、解決方案正確、答題正確率較高能在一定程度上運用相關設計方法、所提方案基本正確、答題正確率尚可電路設計方法運用生疏、所提方案無法滿足要求、答題錯誤較多10%六、課程目標達成評價方式課程目標達成度值由該目標所有考核環節對應的觀測點的學生平均得分之和除以目標分值之和得到。本課程課程目標的達成評價由下表所示：課程目標考核環節觀測點目標分值(滿分)學生平均得分達成度目標1平時考核教學內容1、2課后作業2期末考試期末考試體現該課程目標的題目15目標2平時考核教學內容3、4的隨堂測試題與課后作業4期末考試期末考試體現該課程目標的題目15課程實踐實踐項目中的系統設計部分15目標3平時考核教學內容5的隨堂測試題4課程實踐實踐項目中的系統仿真部分15期末考試期末考試體現該課程目標的題目15目標4課程實踐實踐項目中的系統報告撰寫、答辯、演示環節10期末考試期末考試體現該課程目標的題目5七、教材及參考書目教材：《數字邏輯電路基礎》陳彥輝、馮毛官、胡力山編著，西安：西安電子科技大學出版社，2014年參考書目：1.《數字電子技術基礎》（第二版）楊頌華等編著，西安：西安電子科技大學出版社，2009年；2.《可編程邏輯器件原理、開發與應用》趙曙光主編，西安：西安電子科技大學出版社，2011年；3.《VerilogHDL數字設計與綜合》（第二版）帕爾尼卡（