5.1主要特性5.2引腳和I/O口配置5.3CC2430CPU介紹5.4外部設備5.5無線模塊5.1主要特性CC2430是TI公司為Zigbee應用方案量身定做的一款SOC芯片，在單個芯片上整合了一個高性能的RF收發器CC2420、一個增強功能的8051內核、8?KB的RAM，以及其他一些強大的功能模塊。根據內置Flash大小的不同，CC2430又包括3個版本：CC2430F32/64/128，它們的FLASH大小分別為32?KB、64?KB和128?KB。CC2430采用0.18?μmCMOS工藝制成，在接收和發射模式下，電流損耗分別低于27?mA和25?mA。CC2430具有休眠模式和短時間切換到主動模式的功能，非常適合于電池供電，以及需要長時間工作的場合。CC2430芯片的主要特性如下：◆高性能和低功耗的8051微控制器核。◆集成符合IEEE802.15.4標準的2.4GHz的RF無線電收發機。◆優良的無線接收靈敏度和強大的抗干擾性。◆在休眠模式時的流耗為0.9?μA，外部的中斷或RTC能喚醒系統在待機模式時的流耗少于0.6?μA，外部的中斷能喚醒系統。◆硬件支持CSMA/CA功能。◆較寬的電壓范圍(2.0～3.6?V)。◆數字化的RSSI/LQI支持DMA功能。◆具有電池監測和溫度感測功能。◆集成了14位模數轉換的ADC。◆集成AES安全協處理器。◆帶有2個強大的支持幾組協議的USART，1個符合IEEE802.15.4規范的MAC計時器，1個常規的16位計時器和2個8位計時器。◆強大而靈活的開發工具。5.2引腳和I/O口配置CC2430芯片采用7?mm?×?7?mm的QLP封裝，共有48個外部引腳，如圖5-1所示，全部的引腳可分為I/O功能引腳、電源線引腳和控制線引腳三類。在CC2430芯片的內面，是一個裸露的接地襯墊，在設計PCB時，這個襯墊應該接地處理。5.2.1I/O功能引腳CC2430有21個可編程的I/O引腳，分為三組P0、P1和P2，其中P0、P1口是完全的8位口，P2口只有5個可使用的位。這些I/O端口可以通過特殊功能寄存器進行位尋址，也可以進行字節尋址。通過軟件設定SFR寄存器的相關位，可將這些引腳配置為通常的I/O口或作為其他可選的特殊功能。I/O口有以下的關鍵特性：(1)可配置的數字輸入\輸出口。(2)可設置為GPIO口使用。(3)輸入時有上拉和下拉能力。(4)具有響應外部中斷的能力。全部21個數字I/O口引腳都具有響應外部中斷的能力。因此，外部設備可以產生中斷信號，在需要時，外部中斷事件也可用來把系統從休眠模式中喚醒。相關的引腳描述如下：◆1～6腳(P1_2～P1_7)：具有4?mA輸出驅動能力。◆8～9腳(P1_0～P1_1)：具有20?mA的驅動能力。◆11～18腳(P0_0～P0_7)：具有4?mA輸出驅動能力。◆43，44，45，46，48腳(P2_4，P2_3，P2_2，P2_1，P2_0)：具有4?mA輸出驅動能力。5.2.2電源線引腳功能電源線相關的引腳描述如下：◆7腳(DVDD)：為I/O口提供2.0～3.6?V的工作電壓。◆20腳(AVDD_SOC)：為模擬電路連接2.0～3.6?V的電壓。◆23腳(AVDD_RREG)：為模擬電路連接2.0～3.6?V的電壓。◆24腳(RREG_OUT)：為25，27～31，35～40引腳提供1.8?V的穩定電壓輸出。◆25腳(AVDD_IF1)：為接收器波段濾波器、模擬測試模塊和VGA的第一部分電路提供1.8V電壓。◆27腳(AVDD_CHP)：為環狀濾波器的第一部分電路和充電泵提供1.8?V電壓。◆28腳(VCO_GUARD)：VCO屏蔽電路的報警連接端口。◆29腳(AVDD_VCO)：為VCO和PLL環濾波器的最后部分電路提供1.8?V電壓。◆30腳(AVDD_PRE)：為預定標器、Div2和LO緩沖器提供1.8?V的電壓。◆31腳(AVDD_RF1)：為LNA、前置偏置電路和PA提供1.8?V的電壓。◆33腳(TXRX_SWITCH)：為PA提供調整電壓。◆35腳(AVDD_SW)：為LNA/PA交換電路提供1.8?V電壓。◆36腳(AVDD_RF2)：為接收和發射混頻器提供1.8?V電壓。◆37腳(AVDD_IF2)：為低通濾波器和VGA的最后部分電路提供1.8?V電壓。◆38腳(AVDD_ADC)：為ADC和DAC的模擬電路部分提供1.8?V電壓。◆41腳(AVDD_DREG)：向電壓調節器核心提供2.0～3.6?V電壓。◆42腳(DCOUPL)：提供1.8?V的去耦電壓，此電壓不為外電路所使用。◆47腳(DVDD)：為I/O端口提供2.0～3.6?V電壓。5.2.3控制線引腳功能CC2430其余的管腳為控制功能，提供復位、晶振和射頻等相關信號。具體作用如下：◆10腳(RESET_N)：復位引腳，低電平有效。◆19腳(XOSC_Q2)：32?MHz的晶振引腳2。◆21腳(XOSC_Q1)：32?MHz的晶振引腳1，或外部時鐘輸入引腳。◆22腳(RBIAS1)：為參考電流提供精確的偏置電阻。◆26腳(RBIAS2)：提供精確電阻，43?kΩ，±1%。◆32腳(RF_P)：在RX期間向LNA輸入正向射頻信號；在TX期間接收來自PA的輸入正向射頻信號。◆34腳(RF_N)：在RX期間向LNA輸入負向射頻信號；在TX期間接收來自PA的輸入負向射頻信號。◆43腳(P2_4/XOSC_Q2)：32.768kHzXOSC的2.3端口。◆44腳(P2_4/XOSC_Q1)：32.768kHzXOSC的2.4端口。5.3CC2430CPU介紹CC2430包含了一個增強功能的8051內核，該內核使用標準的8051指令集，但是不同于傳統的8051中一個機器周期需要12個振蕩周期，CC2430的一個機器周期只需要一個振蕩周期即可完成，能夠提供高達8倍于傳統8051內核的性能。除了在速度方面的改進外，CC2430在系統架構方面也做了一些改進，包括第二個數據指針和擴展的18個中斷源。CC2430兼容標準的8051指令，即CC2430的目標代碼與標準51的目標代碼是完全兼容的，我們可以使用標準的8051編譯器和匯編器。5.3.1復位CC2430有3個復位源，下面的事件均會導致一個復位產生：(1)強置RESET_N輸入引腳為低電平；(2)電源啟動復位；(3)看門狗定時器復位；復位以后，所有的I/O管腳被配置為上拉輸入，CPU的PC指針變為0，程序從此處開始執行，所有的外設變為初始狀態，看門狗定時器被禁止。5.3.2內存CC2430上有4種不同的內存空間：(1)程序代碼區(CODE)：16位的只讀存儲器空間，用于存儲程序代碼。(2)數據區(DATA)：8位可讀寫數據空間，可以在單指令周期內直接或者間接地訪問到，其中低128字節的空間可以直接或者間接訪問，高128字節只能間接訪問。(3)外部數據區(XDATA)：16位可讀寫數據空間，訪問時需要4～5個指令周期，訪問XDATA空間要比訪問DATA空間慢很多，因為程序存儲空間和外部數據空間共享CPU上的總線，在操作XDATA數據的時候，程序代碼的預取指令并行進行。(4)特殊功能寄存器(SFR)：7位可讀寫寄存器，可以直接在單周期內訪問，對于地址是8的倍數的空間，還可以進行位尋址。以上4種不同的存儲空間不同于傳統的8051結構，為了使DMA控制器能存取全部物理內存空間，全部物理空間都映射到XDATA內存空間。程序代碼空間也可以選擇，因此，全部物理空間可以統一映射到程序代碼空間。5.3.3數據指針CC2430有2個數據指針(DPTRO和DPTRl)，主要用于代碼和外部數據的存取。兩個數據指針的寬度均為兩個字節。在數據指針中，通過設置DPS寄存器就可以選擇哪個指針在指令執行時有效(見表5-1)。5.3.4振蕩器和時鐘CC2430有一個內部系統時鐘，該時鐘的振蕩源既可以采用16?MHz高頻RC振蕩器，也可以采用32?MHz晶體振蕩器。時鐘的控制可以由設置特殊功能寄存器的CLKCON字節來實現，同時系統時鐘也可以提供給8051所有的外部設備使用。振蕩器可以選擇高精度的晶體振蕩器，也可以選擇低成本的RC振蕩器。注意，執行RF收發器時，必須使用高精度的石英振蕩器。5.3.5RAMCC2430有8?KB的靜態RAM，當開機上電時，RAM里面的內容不是隨機的，在所有的8?KBRAM中，高位4?KBRAM里面的數據在所有的電源模式下都會保持，而低4?KBRAM在從電源模式2和模式3返回到模式0的時候RAM里面的內容會丟失。5.4外部設備5.4.1GPIOI/O每個引腳通過獨立編程可作為數字輸入或數字輸出，還可以通過軟件設置改變引腳的輸入/輸出硬件狀態配置和硬件功能配置，在應用I/O端口前需要通過不同的特殊功能寄存器對它進行配置。CC2430的I/O寄存器有19個，分別是P0、P1、P2、PERCFG、ADCCFG、P0SEI、P1SEL、P2SEL、P0DIR、P1DIR、P2DIR、P0INP、P1INP、P2INP、P0IFG、P1IFG、P2IFG、PICTL以及P1IEN。未使用的引腳應當定義電平，而不能懸空。一種方法是：該引腳不連接任何元器件，將其配置為具有上拉電阻器的通用輸入口。這也是所有引腳在復位期間的狀態，這些引腳也可以配置為通用輸出口。為了避免額外的能耗，無論引腳配置為輸入口還是輸出口，都不可以直接與VDD或者GND連接。5.4.2DMA控制器CC2430內置一個存儲器直接存取(DMA)控制器。該控制器可以用來減輕CPU傳送數據時的負擔，只需要CPU極少的干預，DMA控制器就可以將數據從ADC或RF收發器傳送到存儲器。DMA控制器匹配所有的DMA傳送，以確保DMA請求和CPU存取之間按照優先等級協調、合理地進行。DMA控制器含有若干可編程設置的DMA信道，用來實現存儲器到存儲器的數據傳送。由于SFR寄存器映射到DMA存儲器空間，使得DMA信道的操作能夠減輕CPU的負擔。使用DMA可以保持CPU在休眠狀態(即低能耗模式下)與外部設備之間傳送數據，從而降低了整個系統的能耗。DMA控制器的主要性能如下：(1)?5個獨立的DMA信道；(2)?3個可以配置的DMA信道優先級；(3)?31個可以配置的傳送觸發事件；(4)源地址和目標地址的獨立控制；(5)?3種傳送模式(單獨傳送、數據塊傳送和重復傳送)；(6)支持數據從可變長度域傳送到固定長度域；(7)既可以工作在字(word-size)模式，又可以工作在字節(byte-size)模式。5.4.3定時器CC2430/CC2431包括四個定時器：一個一般的16位定時器(Timer1)和兩個8位定時器(Timer3、Timer4)，支持典型的定時/計數功能。一個16位MAC定時器(Timer2)用于為IEEE802.15.4的CSMA-CA算法和MAC層提供定時。由于三個一般定時器與普通的8051定時器相差不大，下面重點介紹MAC定時器(Timer2)。MAC定時器主要用于為802.15.4的CSMA-CA算法提供定時/計數和MAC層的普通定時。如果MAC定時器與睡眠定時器一起使用，當系統進入低功耗模塊時，MAC定時器將提供定時功能。當系統進入和退出低功耗模式之前，使用睡眠定時器設置周期。MAC定時器的主要特征如下：(1)?16位定時/計數器提供的符碼/幀周期為16?μs/320?μs；(2)可變周期可精確到31.25?ns；(3)?8位計時比較功能；(4)?20位溢出計數比較功能；(5)幀首定界符捕捉功能；(6)定時器啟動/停止同步于外部32.768?MHz時鐘以及由睡眠定時器提供定時；(7)比較和溢出產生中斷；(8)具有DMA功能。當MAC定時器停止時，它將自動復位并進入空閑模式。當T2CNF.RUN設置為1時，MAC定時器將啟動，它將進入定時器運行模式，此時MAC定時器要么立即工作，要么同步于32.768?MHz時鐘；可通過向T2CNF.RUN寫入0來停止正在運行的MAC定時器。5.4.4隨機數發生器CC2430的隨機數發生器可以產生偽隨機字節，要想關閉隨機數發生器，只要把ADCCON1的RCTRL位設置為0b11就可以了。想要使用隨機數發生器，要滿足兩個條件：把ADCCON1.RCTRL設置正確，同時為隨機數發生器提供輸入信號。5.4.5AES協處理器CC2430數據加密是由支持高級加密標準的協處理器完成的。正是由于有了AES協處理器的加密/解密操作，極大地減輕了CC2430內置CPU的負擔。AES協處理器具有下列特性：(1)支持IEEE802.15.4的全部安全機制；(2)?ECB(電子編碼加密)、CBC(密碼防護鏈)、CBF(密碼反饋)、OFB(輸出反饋加密)、CTR(計數模式加密)和CBC-MAC(密碼防護鏈消息驗證代碼)模式；(3)硬件支持CCM(CTR?+?CBC-MAC)模式；(4)?128位密鑰和初始化向量(IV)/當前時間(Nonce)；(5)?DMA傳送觸發能力。CPU與協處理器利用以下3個特殊功能寄存器進行通信：ENCCS(加密控制和狀態寄存器)、ENCDI(加密輸入寄存器)以及ENCDO(加密輸出寄存器)。狀態寄存器通過CPU直接讀/寫，而輸入/輸出寄存器則必須使用存儲器直接存取(DMA)。有兩個DMA信道必須使用：其中一個用于數據輸入，另一個用于數據輸出。在將命令寫入寄存器ENCCS之前，DMA信道必須初始化。寫入一條開始命令會產生一個DMA觸發信號，傳送開始。當每個數據塊處理完畢時，產生一個中斷，該中斷用于發送一個新的開始命令到寄存器ENCCS。5.4.6電源控制CC2430有4種可變的電源模式，模式0～模式3。模式0是正常工作模式，模式3的功耗最低，系統可以通過外部中斷和實時時鐘進行喚醒，并進行電源模式的切換。為了達到降低功耗的目的，CC2430通過關閉不用的模塊來降低靜態電流消耗。5.4.7看門狗看門狗適用于CPU指針不正常運行時，對系統進行復位操作。看門狗常常用于電磁干擾比較大的場所，如果不使用看門狗，則相應的看門狗定時器可以作為其他一般功能的定時器來使用。CC2430的看門狗功能比較簡單，只有一個配置寄存器WDCTL(0xC9)。系統復位后，看門狗功能被禁用，要啟用看門狗，需把EN位設置為1。5.4.8串口USART0和USART1是串行通信接口，它們能夠分別運行于異步UART模式或者同步SPI模式，兩個USART具有同樣的功能。UART模式：在UART模式中，接口使用2線或者含有RTS、CTS的4線。UART模式的操作具有下列特點：(1)?8位或者9位數據；(2)奇校驗、偶校驗或者無校驗；(3)配置起始位和停止位電平；(4)配置LSB或者MSB首先傳送；(5)獨立收發中斷；(6)獨立收發DMA觸發；(7)奇偶校驗和幀校驗出錯狀態。UART模式提供全雙工傳送，接收器中的位同步不影響發送功能。傳送一個UART字節包含1個起始位、8個數據位、1個作為可選項的第9位數據，或者奇偶校驗位再加上1個(或2個)停止位。注意，雖然真實的數據包含8位或9位，但是，數據傳送只涉及一個字節。SPI模式：在SPI模式中，USART通過3線接口或4線接口與外部系統通信。接口包含引腳MOSI、MISO、SCK和SSN。SPI模式包含下列特征：(1)?3線或者4線SPI接口；(2)主/從模式；(3)可配置的SCK極性和相位；(4)可配置的LSB或MSB傳送。當寄存器UxCSR的MODE設置為0時，選中SPI模式。在SPI模式中，USART可以通過寄存器UxCSR的SLAVE位來配置SPI為主模式或者從模式。5.4.9Flash控制器CC2430的Flash控制器主要對片內Flash的擦寫操作進行處理，具有以下特性：(1)字節尋址；

(2)?32位4字節編程；(3)設置寫保護位，保護代碼安全；

(4)?Flash的擦除操作為20ms，寫操作時間典型為20?μs；(5)在低頻CPU時鐘讀取操作時自動掉電。Flash的寫操作可以通過向Flash控制器寫入相關數值來啟動，Flash在寫入前一定要確保先完成了擦除操作。可以通過兩種方式進行寫操作：通過DMA操作和直接通過CPU寫SFR進行。向FCTL(0xAE)的WRITE位寫入1，啟動Flash的寫操作，要寫入的地址由寄存器FADDRH和FADDDRL給出，在這個過程中，FCTL的SWBSY一直保持高電平。在寫周期，FWDATA中的數據被寫入Flash中，Flash是以32位進行編程操作的，因此，實際每向FWDATA中寫入4次數據的時候才真正啟動寫一次Flash。當使用DMA寫Flash時，要寫入Flash中的數據存儲在Data區或者是XDATA區，DMA通道負責把數據寫入CC2430的寫數據寄存器FWDATA中，同時要設置DMA的Flash觸發事件位，當FWDATA寄存器準備好接收數據時，DMA通道就會把數據發送過來，發送的方式可以是固定塊大小、單一模式或者是字節模式。CC2430的CPU也可以直接進行Flash操作，CPU把數據寫入FWDATA中，然后查詢FCTL寄存器的SWBSY位，以決定是否啟動下一輪的寫操作，在寫周期中，CPU不能訪問Flash。當SWBSY位為1時訪問Flash，則會產生非法錯誤。5.5無線模塊無線模塊的核心部分是一個CC2430射頻收發器。CC2430無線部分的主要參數如下：