數模轉換和模數轉換第1頁，課件共64頁，創作于2023年2月

在目前常見的D/A轉換器中，有權電阻網絡D/A轉換器，倒梯形電阻網絡D/A轉換器等。A/D轉換器的類型也有多種，可以分為直接A/D轉換器和間接A/D轉換器兩大類。在直接A/D轉換器中，輸入的模擬信號直接被轉換成相應的數字信號；而在間接A/D轉換器中，輸入的模擬信號先被轉換成某種中間變量（如時間、頻率等），然后再將中間變量轉換為最后的數字量。第2頁，課件共64頁，創作于2023年2月10.2D/A轉換器（DAC）10.2.1D/A轉換器的基本工作原理D/A轉換器是將輸入的二進制數字信號轉換成模擬信號，以電壓或電流的形式輸出。因此，D/A轉換器可以看作是一個譯碼器。一般常用的線性D/A轉換器，其輸出模擬電壓U和輸入數字量D之間成正比關系，即U=KD，式中K為常數。D/A轉換器的一般結構如圖10-1所示，圖中數據鎖存器用來暫時存放輸入的數字信號。n位寄存器的并行輸出分別控制n個模擬開關的工作狀態。通過模擬開關，將參考電壓按權關系加到電阻解碼網絡。第3頁，課件共64頁，創作于2023年2月圖10-1DAC方框圖第4頁，課件共64頁，創作于2023年2月10.2.2D/A轉換器的主要電路形式1.權電阻網絡D/A轉換器圖10-2權電阻DAC第5頁，課件共64頁，創作于2023年2月

開關Si的位置受數據鎖存器輸出的數碼Di控制，當Di=1時，Si將電阻網絡中相應的電阻Ri和基準電壓UR接通；當Di=0時，Si將電阻Ri接地。權電阻網絡由n個電阻（20R~2n-1R）組成，電阻值的選擇應使流過各電阻支路的電流Ii和對應Di位的權值成正比。例如，數碼最高位Dn-1，其權值為2n-1，驅動開關Sn-1，連接的電阻Rn-1=2n-1-(n-1)=20R；最低位D0，驅動開關S0，連接的權電阻為R0=2n-1-(0)R=2n-1R。因此，對于任意位Di，其權值為2i，驅動開關Si，連接的權電阻值為Ri=2n-1-iR，即位權（i）越大,對應的權電阻值就越小。第6頁，課件共64頁，創作于2023年2月

集成運算放大器，作為求和權電阻網絡的緩沖，主要是減少輸出模擬信號負載變化的影響，并將電流轉換為電壓輸出。當Di=1時，Si將相應的權電阻Ri=2n-1-iR與基準電壓UR接通，此時，由于運算放大器負輸入端為虛地，該支路產生的電流為當Di=0時，由于Si接地，Ii=0。因此，對于Di位所產生的電流應表示為第7頁，課件共64頁，創作于2023年2月運算放大器總的輸入電流為運算放大器的輸出電壓為若Rf=1/2R，代入上式后則得第8頁，課件共64頁，創作于2023年2月

從上式可見，輸出模擬電壓U的大小與輸入二進制數的大小成正比，實現了數字量到模擬量的轉換。當D=Dn-1…D0=0時，U=0。當D=Dn-1…D0=11…1時，最大輸出電壓因而U的變化范圍是第9頁，課件共64頁，創作于2023年2月2.倒T型電阻網絡D/A轉換器圖10-3R-2R倒T型DAC第10頁，課件共64頁，創作于2023年2月

從圖10-3中可以看出，由UR向里看的等效電阻為R，數碼無論是0還是1，開關Si都相當于接地。因此，由UR流出的總電流為I=UR/R，而流入2R支路的電流是依2的倍速遞減，流入運算放大器的電流為第11頁，課件共64頁，創作于2023年2月運算放大器的輸出電壓為

若Rf=R，并將I=UR/R代入上式，則有可見，輸出模擬電壓正比于數字量的輸入。第12頁，課件共64頁，創作于2023年2月10.2.3D/A轉換器的主要技術指標1.分辨率分辨率是指輸入數字量最低有效位為1時，對應輸出可分辨的電壓變化量ΔU與最大輸出電壓Um之比，即分辨率

分辨率越高，轉換時對輸入量的微小變化的反應越靈敏。而分辨率與輸入數字量的位數有關，n越大，分辨率越高。第13頁，課件共64頁，創作于2023年2月

2.轉換精度轉換精度是實際輸出值與理論計算值之差，這種差值，由轉換過程各種誤差引起,主要指靜態誤差，它包括：①非線性誤差。它是電子開關導通的電壓降和電阻網絡電阻值偏差產生的，常用滿刻度的百分數來表示。②比例系數誤差。它是參考電壓UR的偏離而引起的誤差，因UR是比例系數，故稱之為比例系數誤差。當ΔUR一定時，比例系數誤差如圖10-4中的虛線所示。第14頁，課件共64頁，創作于2023年2月圖10-4比率系數誤差第15頁，課件共64頁，創作于2023年2月③漂移誤差。它是由運算放大器零點漂移產生的誤差。當輸入數字量為0時，由于運算放大器的零點漂移，輸出模擬電壓并不為0。這使輸出電壓特性與理想電壓特性產生一個相對位移，如圖10-5中的虛線所示。第16頁，課件共64頁，創作于2023年2月圖10-5漂移誤差第17頁，課件共64頁，創作于2023年2月

3.建立時間從數字信號輸入DAC起，到輸出電流（或電壓）達到穩態值所需的時間為建立時間。建立時間的大小決定了轉換速度。目前10~12位單片集成D/A轉換器（不包括運算放大器）的建立時間可以在1微秒以內。第18頁，課件共64頁，創作于2023年2月10.2.4八位集成DAC0832圖10-6集成DAC0832框圖與引腳圖第19頁，課件共64頁，創作于2023年2月

它由一個八位輸入寄存器、一個八位DAC寄存器和一個八位D/A轉換器三大部分組成，D/A轉換器采用了倒T型R-2R電阻網絡。由于DAC0832有兩個可以分別控制的數據寄存器，所以，在使用時有較大的靈活性，可根據需要接成不同的工作方式。DAC0832中無運算放大器，且是電流輸出，使用時須外接運算放大器。芯片中已設置了Rfb，只要將9腳接到運算放大器的輸出端即可。若運算放大器增益不夠，還須外加反饋電阻。第20頁，課件共64頁，創作于2023年2月

器件上各引腳的名稱和功能如下：ILE：輸入鎖存允許信號，輸入高電平有效。CS：片選信號，輸入低電平有效。WR1：輸入數據選通信號，輸入低電平有效。WR2：數據傳送選通信號，輸入低電平有效。XFER：數據傳送選通信號，輸入低電平有效。

D7~D0：八位輸入數據信號。

UREF：參考電壓輸入。一般此端外接一個精確、穩定的電壓基準源。UREF可在-10V至+10V范圍內選擇。

Rfb：反饋電阻（內已含一個反饋電阻）接線端。第21頁，課件共64頁，創作于2023年2月IOUT1：DAC輸出電流1。此輸出信號一般作為運算放大器的一個差分輸入信號。當DAC寄存器中的各位為1時，電流最大；為全0時，電流為0。

IOUT2：DAC輸出電流2。它作為運算放大器的另一個差分輸入信號（一般接地）。IOUT1和IOUT2滿足如下關系：IOUT1+IOUT2=常數

UCC：電源輸入端（一般取+5V）。DGND：數字地。AGND：模擬地。第22頁，課件共64頁，創作于2023年2月

從DAC0832的內部控制邏輯分析可知，當ILE、CS和WR1同時有效時，LE1為高電平。在此期間，輸入數據D7~D0進入輸入寄存器。當WR2和XFER同時有效時，LE2為高電平。在此期間，輸入寄存器的數據進入DAC寄存器。八位D/A轉換電路隨時將DAC寄存器的數據轉換為模擬信號（IOUT1+IOUT2）輸出。DAC0832的使用有雙緩沖器型、單緩沖器型和直通型等三種工作方式。第23頁，課件共64頁，創作于2023年2月圖10-7DAC0832的三種工作方式第24頁，課件共64頁，創作于2023年2月10.3A/D轉換器(ADC)10.3.1A/D轉換器的基本工作原理A/D轉換是將模擬信號轉換為數字信號，轉換過程通過取樣、保持、量化和編碼四個步驟完成。1.取樣和保持

取樣（也稱采樣）是將時間上連續變化的信號轉換為時間上離散的信號，即將時間上連續變化的模擬量轉換為一系列等間隔的脈沖，脈沖的幅度取決于輸入模擬量。其過程如圖10-8所示。圖中Ui(t)為輸入模擬信號，S(t)為采樣脈沖，為取樣后的輸出信號。第25頁，課件共64頁，創作于2023年2月圖10-8取樣過程第26頁，課件共64頁，創作于2023年2月

在取樣脈沖作用期τ內，取樣開關接通，使，在其它時間（TS-τ）內，輸出=0。因此，每經過一個取樣周期，對輸入信號取樣一次，在輸出端便得到輸入信號的一個取樣值。為了不失真地恢復原來的輸入信號，根據取樣定理，一個頻率有限的模擬信號，其取樣頻率fS必須大于等于輸入模擬信號包含的最高頻率fmax的兩倍，即取樣頻率必須滿足：第27頁，課件共64頁，創作于2023年2月

模擬信號經采樣后，得到一系列樣值脈沖。采樣脈沖寬度τ一般是很短暫的，在下一個采樣脈沖到來之前，應暫時保持所取得的樣值脈沖幅度，以便進行轉換。因此，在取樣電路之后須加保持電路。圖10-9（a）是一種常見的取樣保持電路，場效應管V為采樣門，電容C為保持電容，運算放大器為跟隨器，起緩沖隔離作用。在取樣脈沖S(t)到來的時間τ內，場效應管V導通，輸入模擬量Ui(t)向電容充電；假定充電時間常數遠小于τ，那么C上的充電電壓能及時跟上Ui(t)的采樣值。采樣結束，V迅速截止，電容C上的充電電壓就保持了前一取樣時間τ的輸入Ui(t)的值，一直保持到下一個取樣脈沖到來為止。當下一個取樣脈沖到來，電容C上的電壓再按輸入Ui(t)變化。在輸入一連串取樣脈沖序列后，取樣保持電路的緩沖放大器輸出電壓Uo（t）便得到如圖10-9（b）所示的波形。第28頁，課件共64頁，創作于2023年2月圖10-9取樣保持電路及輸出波形(a)取樣保持電原理圖；(b)輸出波形圖第29頁，課件共64頁，創作于2023年2月2.量化和編碼輸入的模擬電壓經過取樣保持后，得到的是階梯波。由于階梯的幅度是任意的，將會有無限個數值，因此該階梯波仍是一個可以連續取值的模擬量。另一方面，由于數字量的位數有限，只能表示有限個數值(n位數字量只能表示2n個數值)。因此，用數字量來表示連續變化的模擬量時就有一個類似于四舍五入的近似問題。必須將取樣后的樣值電平歸化到與之接近的離散電平上，這個過程稱為量化。指定的離散電平稱為量化電平。用二進制數碼來表示各個量化電平的過程稱為編碼。兩個量化電平之間的差值稱為量化間隔S，位數越多，量化等級越細，S就越小。取樣保持后未量化的Uo值與量化電平Uq值通常是不相等的，其差值稱為量化誤差δ，即δ=Uo-Uq。量化的方法一般有兩種：只舍不入法和有舍有入法。第30頁，課件共64頁，創作于2023年2月1)只舍不入法它是將取樣保持信號Uo不足一個S的尾數舍去，取其原整數。如圖10-10（a）是采用了只舍不入法。區域（3）中Uo=3.6V時將它歸并到Uq=3V的量化電平，因此，編碼后的輸出為011。這種方法δ總為正值，δmax≈S。第31頁，課件共64頁，創作于2023年2月圖10-10兩種量化方法的比較(a)只舍不入法；(b)有舍有入法第32頁，課件共64頁，創作于2023年2月2)有舍有入法當Uo的尾數＜S/2時，用舍尾取整法得其量化值；當Uo的尾數≥S/2時，用舍尾入整法得其量化值。如圖10-10（b）采用了有舍有入法。區域（3）中Uo=3.6V，尾數0.6V≥S/2=0.5V,因此,歸化到Uq=4V,編碼后為100。區域（5）中Uo=4.1V，尾數小于0.5V,歸化到4V,編碼后為100。這種方法δ可為正，也可為負，但是|δmax|=S/2。可見，它要比第一種方法誤差要小。第33頁，課件共64頁，創作于2023年2月

10.3.2A/D轉換器的主要電路形式ADC電路分成直接法和間接法兩大類。直接法是通過一套基準電壓與取樣保持電壓進行比較，從而直接轉換成數字量。其特點是工作速度高，轉換精度容易保證，調準也比較方便。間接法是將取樣后的模擬信號先轉換成時間t或頻率f,然后再將t或f轉換成數字量。其特點是工作速度較低，但轉換精度可以做得較高，且抗干擾性強，一般在測試儀表中用的較多。第34頁，課件共64頁，創作于2023年2月1.計數斜波式A/D轉換器圖10-11計數斜波式ADC第35頁，課件共64頁，創作于2023年2月2.逐次逼近式A/D轉換器圖10-12逐次逼近式ADC第36頁，課件共64頁，創作于2023年2月

這種轉換器是將轉換的模擬電壓Ui與一系列的基準電壓比較。比較是從高位到低位逐位進行的，并依次確定各位數碼是1還是0。轉換開始前，先將逐位逼近寄存器（SAR）清0，開始轉換后，控制邏輯將逐位逼近寄存器（SAR）的最高位置1，使其輸出為100…000，這個數碼被D/A轉換器轉換成相應的模擬電壓Uo，送至比較器與輸入Ui比較。若Uo＞Ui，說明寄存器輸出的數碼大了，應將最高位改為0（去碼），同時設次高位為1；若Uo≤Ui，說明寄存器輸出的數碼還不夠大，因此，需將最高位設置的1保留（加碼），同時也設次高位為1。然后，再按同樣的方法進行比較，確定次高位的1是去掉還是保留（即去碼還是加碼）。這樣逐位比較下去，一直到最低位為止，比較完畢后，寄存器中的狀態就是轉化后的數字輸出。例如，一個待轉換的模擬電壓Ui=163mV,逐位逼近寄存器（SAR）的數字量為八位。第37頁，課件共64頁，創作于2023年2月表10-1Ui=163mV的逐次比較過程第38頁，課件共64頁，創作于2023年2月圖10-13Ui=163mV逐次比較Uo波形圖第39頁，課件共64頁，創作于2023年2月

3.雙積分型A/D轉換器雙積分型ADC的轉換原理是先將模擬電壓Ui轉換成與其大小成正比的時間間隔T，再利用基準時鐘脈沖通過計數器將T變換成數字量。圖10-14是雙積分型ADC的原理框圖，它由積分器，零值比較器，時鐘控制門G和計數器（計數定時電路）等部分構成。

第40頁，課件共64頁，創作于2023年2月圖10-14雙積分ADC原理框圖第41頁，課件共64頁，創作于2023年2月

積分器：由運算放大器和RC積分網絡組成，這是轉換器的核心。它的輸入端接開關S，開關S受觸發器Fn的控制，當Qn=0時，S接輸入電壓+Ui，積分器對輸入信號電壓+Ui（正極性）積分（正向積分）；當Qn=1時，S接基準電壓-UR（負極性），積分器對基準電壓-UR積分（負向積分）。因此，積分器在一次轉換過程中進行兩次方向相反的積分。積分器輸出Uo接零值比較器。第42頁，課件共64頁，創作于2023年2月

零值比較器：當積分器輸出Uo≤0時，比較器輸出UC=1；當積分器輸出Uo>0時，比較器輸出UC=0。零值比較器輸出UC作為控制門G的門控信號。時鐘控制門G：時鐘控制門G有兩個輸入端，一個接標準時鐘脈沖源CP，另一個接零值比較器輸出UC。當零值比較器輸出UC=1時，G門開，標準時鐘脈沖通過G門加到計數器；當零值比較器輸出UC=0時，G門關，標準時鐘脈沖不能通過G門加到計數器，計數器停止計數。第43頁，課件共64頁，創作于2023年2月

計數器（計數定時電路）：它由n+1個觸發器構成，觸發器Fn-1…F1F0構成n位二進制計數器，觸發器Fn實現對S的控制。計數定時電路在啟動脈沖的作用下，全部觸發器被置0，觸發器Fn輸出Qn=0，使開關S接輸入電壓+Ui，同時n位二進制計數器開始計數（設電容C上初始值為0，并開始正向積分，則此時Uo≤0，比較器輸出UC=1，G門開）。當計數器計入2n個脈沖后，觸發器Fn-1…F1F0狀態由11…111回到00…000，Fn-1(Qn-1)觸發Fn，使Qn=1，發出定時控制信號，使開關轉接至-UR，觸發器Fn-1…F1F0再從00…000開始計數，并開始負向積分，Uo逐步上升。當積分器輸出Uo＞0時，零值比較器輸出UC=0，G門關，計數器停止計數，完成一個轉換周期，把與輸入模擬信號+Ui平均值成正比的時間間隔轉換為數字量。第44頁，課件共64頁，創作于2023年2月圖10-15雙積分ADC工作波形第45頁，課件共64頁，創作于2023年2月①取樣階段。在啟動脈沖作用下，將全部觸發器置0，由于觸發器Fn輸出Qn=0，使開關S接輸入電壓+Ui，A/D轉換開始，+Ui加到積分器的輸入端后，積分器對+Ui進行正向積分。由于此時Uo≤0，比較器輸出UC=1，G門開，n位二進制計數器開始計數，一直到t=T1=2nTCP（TCP為時鐘周期）時，觸發器Fn-1…F1F0狀態回到00…000，而觸發器Fn由0翻轉為1，由于Qn=1，使開關轉接至-UR，至此，取樣階段結束，可求其中τ=RC為積分時間常數。第46頁，課件共64頁，創作于2023年2月當+Ui為正極性不變常量時，Uo（T1）值為②比較階段。開關轉至-UR后，積分器對基準電壓進行負向積分，積分器輸出為第47頁，課件共64頁，創作于2023年2月

當Uo＞0時，零值比較器輸出UC=0，G門關，計數器停止計數，完成一個轉換周期。假設此時計數器已記錄了α個脈沖，則可求得第48頁，課件共64頁，創作于2023年2月

由上式可見，計數器記錄的脈沖數α與輸入電壓+Ui成正比，計數器記錄α個脈沖后的狀態就表示了+Ui的數字量的二進制代碼，實現了A/D轉換。這種A/D轉換器具有很多優點。首先，其轉換結果與時間常數RC無關，從而消除了由于斜波電壓非線性帶來的誤差，允許積分電容在一個較寬范圍內變化，而不影響轉換結果。其次，由于輸入信號積分的時間較長，且是一個固定值T1，而T2正比于輸入信號在T1內的平均值，這對于疊加在輸入信號上的干擾信號有很強的抑制能力。最后，這種A/D轉換器不必采用高穩定度的時鐘源，它只要求時鐘源在一個轉換周期（T1+T2）內保持穩定即可。這種轉換器被廣泛應用于要求精度較高而轉換速度要求不高的儀器中。第49頁，課件共64頁，創作于2023年2月

4.并聯比較型A/D轉換器并聯比較型A/D轉換器的電原理圖如圖10-16所示。它由電壓比較器，寄存器和編碼器三部分構成。電壓比較器：電壓比較器由電阻分壓器和七個比較器構成。在電阻分壓器中，量化電平依據有舍有入法進行劃分，電阻鏈把參考電壓UR分壓，得到從1/16UR到13/16UR之間七個量化電平，量化單位為Δ=(2/16)UR=(1/8)UR。然后，把這七個量化電平分別接到七個電壓比較器C6~C0的負輸入端，作為比較基準。同時，將模擬輸入UIN接到七個電壓比較器的正輸入端，與這七個量化電平進行比較。若UIN大于比較器的參考電平，則比較器的輸出Ci=1，否則Ci=0。第50頁，課件共64頁，創作于2023年2月圖10-16并聯比較型A/D轉換器第51頁，課件共64頁，創作于2023年2月

寄存器：由七個D觸發器構成。在時鐘脈沖CP的作用下，將比較結果暫時寄存，以供編碼用。編碼器：由六個與非門構成。將比較器送來的七位二進制碼轉換成三位二進制代碼D2、D1、D0。編碼網絡的邏輯關系為第52頁，課件共64頁，創作于2023年2月表10-2并聯型A/D轉換器的轉換關系第53頁，課件共64頁，創作于2023年2月

例如，假設模擬輸入UIN=3.8V，UR=8V。當模擬輸入UIN=3.8V加到各級比較器時，由于

因此，比較器的輸出C6~C0為0001111。在時鐘脈沖作用下，比較器的輸出存入寄存器，經編碼網絡輸出A/D轉換結果：D2D1D0=100。這也就是并聯比較型A/D轉換器的工作過程。第54頁，課件共64頁，創作于2023年2月

由上述分析可知，并聯比較型A/D轉換器的轉換速度很快，其轉換速度實際上取決于器件的速度和時鐘脈沖的寬度。但電路復雜，對于一個n位二進制輸出的并聯比較型A/D轉換器，需２n-1個電壓比較器和2n-1個觸發器，編碼電路也隨n的增大變得相當復雜。其轉換精度將受分壓網絡和電壓比較器靈敏度的限制。因此，這種轉換器適用于高速，精度較低的場合。第55頁，課件共64頁，創作于2023年2月10.3.3A/D轉換器的主要技術指標1.分辨率分辨率指A/D轉換器對輸入模擬信號的分辨能力。從理論上講，一個n位二進制數輸出的A/D轉換器應能區分輸入模擬電壓的2n個不同量級，能區分輸入模擬電壓的最小差異為（滿量程輸入的1/2n）。例如，A/D轉換器的輸出為12位二進制數，最大輸入模擬信號為10V，則其分辨率為分辨率=第56頁，課件共64頁，創作于2023年2月2.轉換速度轉換速度是指完成一次轉換所需的時間，轉換時間是從接到轉換啟動信號開始，到輸出端獲得穩定的數字信號所經過的時間。A/D轉換器的轉換速度主要取決于轉換電路的類型，不同類型A/D轉換器的轉換速度相差很大。雙積分型A/D轉換器的轉換速度最慢，需幾百毫秒左右；逐次逼近式A/D轉換器的轉換速度較快，轉換速度在幾十微秒；并聯型A/D轉換器的轉換速度最快，僅需幾十納秒時間。第57頁，課件共64頁，創作于2023年2月

3.相對精度在理想情況下，輸入模擬信號所有轉換點應當在一條直線上，但實際的特性不能做到輸入模擬信號所有轉換點在一條直線上。相對精度是指實際的轉換點偏離理想特性的誤差，一般用最低有效位來表示。例如，10位二進制數輸出的A/D轉換器AD571，在室溫（+25℃）和標準電源電壓（U+=+5V，U-=-15V）的條件下，轉換誤差≤。當使用環境發生變化時，轉換誤差也將發生變化，