5.1存儲器分類一、有關存儲器幾種分類

按構成存儲器的器件和存儲介質分類

半導體存儲器磁盤和磁帶等磁表面存儲器光電存儲器現在是1頁\一共有81頁\編輯于星期一按存取方式分類

隨機存儲器RAM(RandomAccessMemory)

只讀存儲器ROM（Read-OnlyMemory）串行訪問存儲器(SerialAccessStorage)現在是2頁\一共有81頁\編輯于星期一按在計算機中的作用分類主存儲器(內存)輔助存儲器(外存)高速緩沖存儲器現在是3頁\一共有81頁\編輯于星期一二、半導體存儲器的分類1、隨機存取存儲器RAM2、只讀存儲器ROM現在是4頁\一共有81頁\編輯于星期一二、半導體存儲器的分類1、隨機存取存儲器RAMa.靜態RAM（ECL，TTL，MOS）b.動態RAM現在是5頁\一共有81頁\編輯于星期一2、只讀存儲器ROMa.掩膜式ROM

b.可編程的PROM

c.可用紫外線擦除、可編程的EPROM

d.可用電擦除、可編程的E2PROM等現在是6頁\一共有81頁\編輯于星期一絕緣層浮動柵雪崩注入式MOS管可用紫外線擦除、可編程的EPROM現在是7頁\一共有81頁\編輯于星期一編程使柵極帶電擦除EPROM芯片上方有一個石英玻璃窗口當一定光強的紫外線透過窗口照射時，所有存儲電路中浮柵上的電荷會形成光電流泄放掉，使浮柵恢復初態。一般照射20～30分鐘后，讀出各單元的內容均為FFH，說明EPROM中內容已被擦除。現在是8頁\一共有81頁\編輯于星期一RAM靜態RAM（SRAM）動態RAM（DRAM）ROM掩膜型ROM可編程ROM（PROM）可擦除可編程ROM（EPROM）電可擦除可編程ROM（E2PROM)現在是9頁\一共有81頁\編輯于星期一三、多層存儲結構概念1、核心是解決容量、速度、價格間的矛盾，建立起多層存儲結構。一個金字塔結構的多層存儲體系充分體現出容量和速度關系現在是10頁\一共有81頁\編輯于星期一現在是11頁\一共有81頁\編輯于星期一2、多層存儲結構寄存器Cache(高速緩存)內存磁盤磁道、光盤現在是12頁\一共有81頁\編輯于星期一

Cache—主存層次：解決CPU與主存的速度上的差距；主存—輔存層次：解決存儲的大容量要求和低成本之間的矛盾。現在是13頁\一共有81頁\編輯于星期一5.2、主存儲器結構一、主存儲器的主要技術指標存儲容量存取速度可靠性功耗

現在是14頁\一共有81頁\編輯于星期一1、容量存儲容量存儲器可以容納的二進制信息量稱為存儲容量（尋址空間，由CPU的地址線決定）

實際存儲容量：在計算機系統中具體配置了多少內存。

現在是15頁\一共有81頁\編輯于星期一2、存取速度存取時間是指從啟動一次存儲器操作到完成該操作所經歷的時間，又稱為讀寫周期。 SDRAM: 12ns10ns8ns RDRAM: 1ns 0.625ns現在是16頁\一共有81頁\編輯于星期一3、可靠性

可靠性是用平均故障間隔時間來衡量（MTBF,MeanTimeBetweenFailures）4、功耗

功耗通常是指每個存儲元消耗功率的大小現在是17頁\一共有81頁\編輯于星期一二、主存儲器的基本組成MOS型器件構成的RAM，分為靜態和動態RAM兩種，靜態RAM通常有6管構成的觸發器作為基本存儲電路靜態存儲單元，動態RAM通常用單管組成基本存儲電路。

現在是18頁\一共有81頁\編輯于星期一1、靜態存儲單元

現在是19頁\一共有81頁\編輯于星期一

現在是20頁\一共有81頁\編輯于星期一（2）動態存儲單元

現在是21頁\一共有81頁\編輯于星期一（3）、結構地址譯碼輸入輸出控制存儲體

現在是22頁\一共有81頁\編輯于星期一地址線控制線數據線存儲體譯碼器輸入輸出控制單譯碼結構現在是23頁\一共有81頁\編輯于星期一地址譯碼器：接收來自CPU的n位地址，經譯碼后產生2n個地址選擇信號，實現對片內存儲單元的選址。控制邏輯電路：接收片選信號CS及來自CPU的讀/寫控制信號，形成芯片內部控制信號，控制數據的讀出和寫入。存儲體：是存儲芯片的主體，由基本存儲元按照一定的排列規律構成。現在是24頁\一共有81頁\編輯于星期一譯碼器譯碼器矩陣譯碼電路行線列線地址線地址線現在是25頁\一共有81頁\編輯于星期一現在是26頁\一共有81頁\編輯于星期一一、8086CPU的管腳及功能

8086是16位CPU。它采用高性能的N—溝道，耗盡型負載的硅柵工藝(HMOS)制造。由于受當時制造工藝的限制，部分管腳采用了分時復用的方式，構成了40條管腳的雙列直插式封裝5.3、8086CPU總線產生現在是27頁\一共有81頁\編輯于星期一現在是28頁\一共有81頁\編輯于星期一二、8086的兩種工作方式

最小模式：系統中只有8086一個處理器，所有的控 制信號都是由8086CPU產生。最大模式：系統中可包含一個以上的處理器，比如 包含協處理器8087。在系統規模比較大 的情況下，系統控制信號不是由8086直 接產生，而是通過與8086配套的總線控 制器等形成。現在是29頁\一共有81頁\編輯于星期一三、最小模式下8086CPU總線產生（一）、地址線、數據線產生

相關信號線及芯片1、AD15～AD0(AddressDataBus)地址/數據復用信號，雙向，三態。在T1狀態（地址周期）AD15～AD0上為地址信號的低 16位A15～A0；在T2～T4狀態（數據周期）AD15～AD0上是數據信號D15～D0。

現在是30頁\一共有81頁\編輯于星期一機器周期：時鐘周期總線周期：對內存或對I/O接口的一次操作的時 間指令周期：指令執行的時間現在是31頁\一共有81頁\編輯于星期一

2、A19/S6～A16/S3(Address/Status)：地址/狀態復用信號，輸出。在總周期的T1狀態A19/S6～A16/S3上是地址的高4位。在T2～T4狀態，A19/S6～A16/S3上輸出狀態信息。現在是32頁\一共有81頁\編輯于星期一現在是33頁\一共有81頁\編輯于星期一S4S3當前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS現在是34頁\一共有81頁\編輯于星期一3、三態緩沖的8位數據鎖存器74LS373(8282)現在是35頁\一共有81頁\編輯于星期一現在是36頁\一共有81頁\編輯于星期一A、CP正脈沖，DQB、CP為零，保持C、/OE=0，O0輸出；否則高阻現在是37頁\一共有81頁\編輯于星期一現在是38頁\一共有81頁\編輯于星期一

4、ALE(AddressLatchEnable)地址鎖存使能信號，輸出，高電平有效。用來作為地址鎖存器的鎖存控制信號。

現在是39頁\一共有81頁\編輯于星期一現在是40頁\一共有81頁\編輯于星期一現在是41頁\一共有81頁\編輯于星期一工作過程1、AD0－AD15，A16/S1－A19/S4出現地址信息；2、ALE發正脈沖，地址信息進74LS373；3、AD0－AD15轉換為數據線，A16/S1 －A19/S4輸出狀態現在是42頁\一共有81頁\編輯于星期一11233現在是43頁\一共有81頁\編輯于星期一（二）、數據線驅動 相關信號線及芯片1、雙向數據總線收發器（8286，74LS245） 兩個功能： a、雙向選擇 b、通道控制

現在是44頁\一共有81頁\編輯于星期一A、/OE控制通道 /OE＝0，三態門導通； /OE＝1，三態門斷開；B、T控制方向 T＝0，BA T＝1，AB現在是45頁\一共有81頁\編輯于星期一2、/DEN(DataEnable)數據使能信號，輸出，三態，低電平有效。用于數據總線驅動器的控制信號。3、DT/R(DataTransmit/Receive)：數據驅動器數據流向控制信號，輸出，三態。在8086系統中，通常采用8286或8287作為數據總線的驅動器，用DT/R#信號來控制數據驅動器的數據傳送方向。當DT/R#＝1時，進行數據發送；DT/R#＝0時，進行數據接收。

現在是46頁\一共有81頁\編輯于星期一現在是47頁\一共有81頁\編輯于星期一現在是48頁\一共有81頁\編輯于星期一工作過程1、如果CPU輸出數據，DT/R＝1，三態 門方向為AB,如果CPU輸入數據; DT/R＝0，三態門方向取BA；2、/DEN有效，74LS245工作；3、CPU輸入/輸出數據完成，/DEN無效， 74LS245停止工作，通道斷開。現在是49頁\一共有81頁\編輯于星期一123現在是50頁\一共有81頁\編輯于星期一5、48086系統的存儲器接口

一、存儲器接口應考慮的幾個問題存儲器與CPU之間的時序配合;CPU總線負載能力;8086CPU對存儲器的讀寫方式存儲芯片的選用連接方式

現在是51頁\一共有81頁\編輯于星期一二、存儲器接口舉例（一）、只讀存儲器(ROM)擴展電路

現在是52頁\一共有81頁\編輯于星期一1、ROM（EPROM27系列）信號分類：現在是53頁\一共有81頁\編輯于星期一總線部分： D0—D7，數據線 A0—An－1，地址線。n是地址線個數。 對于2716，n為11， 對于27256，n＝15。電源部分： VCC，GND，電源和地 VPP，編程電壓。在CPU僅對芯片進行 讀操作時，Vpp一般直接接電源電壓。現在是54頁\一共有81頁\編輯于星期一控制部分： /OE讀控制線。當其有效時， 數據從EPROM內的某個單元通過 數據線傳送到CPU。

/CS片選線。該信號一般為低 電平有效。有效時表示本芯片工 作。在芯片編程時這根線常作編 程控制線。

現在是55頁\一共有81頁\編輯于星期一現在是56頁\一共有81頁\編輯于星期一2、CPU提供的信號線 數據線D15～D0 地址線A19～A0 存儲器或I/O端口訪問信號M/IO# 讀信號/RD 寫信號/WR現在是57頁\一共有81頁\編輯于星期一現在是58頁\一共有81頁\編輯于星期一特點a、控制線可以組合不同功能b、CPU根據指令發出信號現在是59頁\一共有81頁\編輯于星期一3、8086CPU對存儲器的讀方式現在是60頁\一共有81頁\編輯于星期一現在是61頁\一共有81頁\編輯于星期一結論CPU總是16位的讀；從偶地址讀；現在是62頁\一共有81頁\編輯于星期一例：設計一ROM擴展電路，容量為64KBYTE，地址從00000H開始。EPROM芯片取27256

現在是63頁\一共有81頁\編輯于星期一現在是64頁\一共有81頁\編輯于星期一解：1、與8088CPU連接（8位）2、與8086CPU連接（16位）現在是65頁\一共有81頁\編輯于星期一總結（與8086CPU）數據線連接地址線連接CS產生控制線連接現在是66頁\一共有81頁\編輯于星期一（二）、靜態隨機讀寫存儲器(RAM)擴展電路現在是67頁\一共有81頁\編輯于星期一1、62系列靜態RAM芯片信號線

現在是68頁\一共有81頁\編輯于星期一 信號線可分為如下幾類：

總線部分： D0—D7，數據線 A0—An－1，地址線。n是地址線個數。 對于6116，n為11， 對于62256，n＝15。

電源部分： VCC，GND，電源和地現在是69頁\一共有81頁\編輯于星期一

控制部分： /RD讀控制線。當其有效時，數據從 EPROM內的某個單元通過數據線傳送 到CPU。 /WR 寫控制線。當其有效時，CPU把數 據通過數據線傳送到RAM中的某個單 元。 /CS片選線。該信號一般為低電平有效。 有效時表示本芯片工作。現在是70頁\一共有81頁\編輯于星期一2、特點 a、讀/寫； b、讀十六位操作； c、寫十六/八位操作現在是71頁\一共有81頁\編輯于星期一3、8086CPU的一個重要信號線 /BHE高8位數據允許控制線現在是72頁\一共有81頁\編輯于星期一例:設計一RAM擴展電路，容量為32K字，地址從10000H開始。芯片采用62256。現在是73頁\一共有81頁\編輯于星期一解：1、所需芯片2、/CS產生3、奇、偶芯片譯碼4、電路現在是74頁\一共有81頁\編輯于星期一總結數據線連接地址線連接CS產生奇、偶CS產生控制線連接現在是75頁\一共有81頁\編輯于星期一三、譯碼方式全譯碼部分譯碼線譯碼現在是76頁\一共有81頁\編輯于星期一74LS138譯碼芯片