5

鎖存器和觸發器5鎖存器和觸發器5.1雙穩態存儲單元電路5.2鎖存器5.3觸發器的電路結構和工作原理5.4觸發器的邏輯功能教學基本要求1、掌握鎖存器、觸發器的電路結構和工作原理2、熟練掌握RS觸發器、JK觸發器、D觸發器及T觸發器的邏輯功能3、正確理解鎖存器、觸發器的動態特性5.1

雙穩態存儲單元電路5.1

雙穩態存儲單元電路5.1.1

雙穩態的概念5.1.2

雙穩態存儲單元電路1、時序邏輯電路與鎖存器、觸發器：

時序邏輯電路:概述基本邏輯單元:鎖存器和觸發器

結構特征:由組合邏輯電路和存儲電路組成,電路中存在反饋。工作特征：任意時刻的輸出信號不僅取決于該時刻的輸入信號，而且還取決于電路原來的狀態，即與以前的輸入信號有關。2、鎖存器與觸發器共同點：具有0和1兩個穩定狀態，一旦狀態被確定，就能自行保持。一個鎖存器或觸發器能存儲一位二進制碼。

不同點：鎖存器---對脈沖電平敏感的存儲電路，在特定輸入脈沖電平作用下改變狀態。觸發器---對脈沖邊沿敏感的存儲電路，在時鐘脈沖的上升沿或下降沿的變化瞬間改變狀態。

CP

CP

5.1雙穩態存儲單元電路5.1.1

雙穩態的概念反饋5.1.2雙穩態存儲單元電路電路有兩個互補的輸出端1.

電路結構

Q端的狀態定義為電路輸出狀態。

2.數字邏輯分析——電路具有記憶1位二進制數據的功能。

3.模擬特性分析

I1

=

O2

O1=

I2圖中非門的傳輸特性(vO2)(vI2)5.2鎖存器5.2.1RS鎖存器5.2鎖存器5.2.1D鎖存器兩個輸入端反饋兩個輸出端反饋正是由于引入反饋，才使電路具有記憶功能!&a&b5.2.1基本RS鎖存器5.2鎖存器與非門組成的基本RS鎖存器初態：R、S信號作用前Q端的狀態，初態用Qn表示。次態：R、S信號作用后Q端的狀態，次態用Qn+1表示。輸入RD=0,SD=1時若原狀態：11001010輸出仍保持：&a&b若原狀態：01111010輸出變為：置“0”！&a&b0輸入RD=1,SD=0時若原狀態：10101001輸出變為：&a&b若原狀態：00110101輸出保持：&a&b置“1”！輸入RD=1,SD=1時若原狀態：10111001輸出保持原狀態：若原狀態：01110110輸出保持原狀態：&a&b&a&b保持！輸入RD=0,SD=0時0011輸出：全是1注意：該狀態為不定狀態。&a&b輸入RD=0,SD=0時1111輸出：搶翻

當RD、SD同時由0變為1時，翻轉快的門輸出變為0，另一個不得翻轉。因此，該狀態為不定狀態。&a&b輸入RD=1,SD=1時1111&a&b0110

邏輯函數表達式：約束條件&a&b基本RS鎖存器的功能表Qn

---初態Qn+1---次態不定不定0011

01000001010011100101110111Qn+1RDSDQn

復位端置位端邏輯符號0100011110

RDSD

Qn111XX工作波形小結1.與非門基本RS鎖存器是雙穩態器件，只要令RD=SD=1，鎖存器即保持原態。穩態情況下，兩輸出互補。一般定義Q為觸發器的狀態。2.在控制端加入負脈沖，可以使鎖存器狀態變化。SD端加入負脈沖，使Q=1，SD稱為“置位”或“置1”端。RD端加入負脈沖，使Q=0，RD稱為“復位”或“清0”端?！?a≥1b5.2.1基本RS鎖存器或非門組成的基本RS鎖存器兩個輸入端兩個輸出端

邏輯函數表達式：約束條件0100011110

RDSD

Qn111XX≧1a≧1b基本RS鎖存器的功能表Qn

---初態Qn+1---次態011100

不定不定000001010011100101110111Qn+1RDSDQn

復位端置位端邏輯符號工作波形小結1.或非門基本RS鎖存器是雙穩態器件，只要令RD=SD=0，鎖存器即保持原態。穩態情況下，兩輸出互補。一般定義Q為觸發器的狀態。2.在控制端加入正脈沖，可以使鎖存器狀態變化。SD端加入正脈沖，使Q=1，SD稱為“置位”或“置1”端。RD端加入正脈沖，使Q=0，RD稱為“復位”或“清0”端。例

機械開關觸點抖動引起的脈沖輸出。消抖方案：與非門基本RS鎖存器消抖方案：與非門基本RS鎖存器A

B

RD

SD100kW

S+5V

+5V

100kWQ&a&b2.邏輯門控RS鎖存器（同步RS鎖存器）cdRSE“同步”的含義：由使能端E（脈沖輸入端CP）決定R、S能否對輸出端起控制作用。直接清零端直接置位端輸出端輸入端QQabRDSDRDSD1）邏輯門控與非門RS鎖存器QQRDSDabRDSDcdRSE平時常為1平時常為1直接清零端直接置位端直接清零端、置位端的處理：E=0時011觸發器保持原態E=1時&a&b&c&dE11&a&b&c&dE111觸發器傳送數據門控RS鎖存器的功能表Qn+1

---次態Qn

---初態基本RS鎖存器的功能表ERSQnQn+10XXX不變1000010011101011011111000110101110不定1111不定不定不定0011

01000001010011100101110111Qn+1RDSDQn

RS鎖存器的功能表

特征方程式：0100011110

RSQn111XX約束條件RDSDRSCQ邏輯符號ERSQnQn+10XXX不變1000010011101011011111000110101110不定1111不定RS鎖存器的功能表RS鎖存器的狀態轉換圖用來表示鎖存器在使能端E作用后狀態的轉換情況01011000100001狀態0狀態1ERSQnQn+10XXX不變1000010011101011011111000110101110不定1111不定簡化的功能表

由它的功能表可見：在R、S不相等時，Q服從于S!ERSQn+10XX不變100Qn10111100111不定例：畫出RS鎖存器的輸出波形。假設Q的初始狀態為0。ERSQ使輸出全為1E撤去后狀態不定2）邏輯門控或非門RS鎖存器電路結構國標邏輯符號簡單RS鎖存器使能信號控制門電路工作原理

S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=ФE=1：E=0：狀態發生變化。狀態不變Q3=SQ4=R簡化的功能表

由它的功能表可見：在R、S不相等時，Q服從于S!ERSQn+10XX不變100Qn10111100111不定例：邏輯門控RS鎖存器的E、S、R的波形如下圖虛線上邊所示，鎖存器的原始狀態為Q=0，試畫出Q3、Q4、Q和Q的波形。

Q3Q4QQESR1234

同步R-S鎖存器的小結1.當CP=0時,無論R、S為何種取值組合，輸出端均“保持原態”；

2.只有當CP=1時,將c門和d門打開，控制端R、S的取值組合才會在輸出端有所反映，即有所謂“功能表”。

QQRDSDabcdRSCP邏輯符號這根紅顏色的線表示一重含義：“高電平有效”，即“只有在時鐘CP＝1時，它才表現出應有的邏輯功能；如果CP＝0，輸出端Q則保持原狀態”。QQRDSDRSC邏輯符號這根綠顏色的線也表示一重含義：“低電平有效”，即“只有在時鐘CP＝0時，它才表現出應有的邏輯功能；如果CP＝1，輸出端Q則保持原狀態”。QQRDSDRSC作業：P237

5.2.55.2.2D鎖存器1.邏輯門控D鎖存器國標邏輯符號邏輯電路圖=SS=0R=1D=0Q=0D=1Q

=1E=0Q不變E=1=

DS=1R=0邏輯門控D鎖存器的功能表置10111置01001保持不變不變×0功能QDEQ邏輯功能2.傳輸門控D鎖存器

(b)工作原理(a)電路結構TG1斷開，TG2導通TG1導通，TG2斷開Q=D(傳送數據)Q不變(鎖存)

E=1時

C=1，C=0E=0時C=1，C=011000110011100(c)

工作波形DEQQ3.D鎖存器的動態特性定時圖:表示電路動作過程中，對各輸入信號的時間要求以及輸出對輸入信號的響應時間。

74HC/HCT373八D鎖存器

4.

典型集成電路傳輸門控D鎖存器“1”輸出禁止輸出高阻傳輸控制74HC/HCT373的功能表工作模式輸入內部鎖存器狀態輸出EDnQn傳送模式LHLLLLHHHH鎖存LLL*LLLLH*HH禁止輸出H×××高阻H×××高阻L*和H*表示門控電平LE由高變低之前瞬間Dn的邏輯電平。5.3觸發器的電路結構和工作原理5.3觸發器的電路結構和工作原理5.3.1主從觸發器5.3.2維持阻塞觸發器*5.3.3利用傳輸延時的觸發器5.3.4觸發器的動態特性5.3觸發器的電路結構和工作原理主鎖存器與從鎖存器結構相同1.電路結構5.3.1主從觸發器TG1和TG4的工作狀態相同TG2和TG3的工作狀態相同由傳輸門組成的CMOS邊沿D觸發器

2.工作原理：TG1導通，TG2斷開——輸入信號D送入主鎖存器。TG3斷開，TG4導通——從鎖存器維持在原來的狀態不變。(1)CP=0時:

=1，C=0，Q跟隨D端的狀態變化，使Q=D。

(2)CP由0跳變到1

:

=0，C=1，觸發器的狀態僅僅取決于CP信號上升沿到達前瞬間的D信號TG3導通，TG4斷開——從鎖存器Q的信號送Q端。TG1斷開，TG2導通——輸入信號D不能送入主鎖存器。主鎖存器維持原態不變。

2.工作原理：。

3.典型集成電路74HC/HCT74中D觸發器的邏輯圖

74HC/HCT74的功能表LHH↑HHHLL↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP輸出輸入國標邏輯符號74HC/HCT74的邏輯符號和功能表具有直接置1、直接置0，正邊沿觸發的D功能觸發器1.電路結構由RS鎖存器組成的邊沿觸發器

cdQabCPghefiQRSQ’Q’(1)CP=1時:

=0，C=1，2.工作原理(2)CP=0時:

=1，C=0，Q’由RS決定

Q’鎖定，并送至Q

課堂作業：P239

5.3.15.3.25.3.2維持阻塞觸發器1.電路結構與工作原理置0維持線響應輸入D和CP信號根據確定觸發器的狀態響應輸入D和CP信號CP=0

2、工作原理

Qn+1=QnD信號進入觸發器,為狀態刷新作好準備Q1=DQ4=DD信號存于Q4G11

&CPQ1

&

G2

G33

&

&

&

G5

Q2Q3

SD

RD

Q4

DG6

Q

Q

&

G4011DD當CP

由0跳變為1G11

&

CPQ1

&

G2G33

&

&

&

G5

Q2

Q3S

R

G4Q4

DG6Q

Q

&

在CP脈沖的上升沿，觸法器按此前的D信號刷新01DD100DD當CP=1時在CP脈沖的上升沿到來瞬間使觸發器的狀態變化D信號不影響、的狀態，Q的狀態不變置1維持線置0阻塞線G11

&

CPQ1

&

G2G33

&

&

&

G5

Q2

Q3S

R

G4Q4

DG6Q

Q

&

1101010若：Qn=0當CP=1時在CP脈沖的上升沿到來瞬間使觸發器的狀態變化。

D信號不影響、的狀態，Q的狀態不變。G11

&

CPQ1

&

G2G33

&

&

&

G5

Q2

Q3S

R

G4Q4

DG6Q

Q

&

001111若：Qn=1當CP=1在CP脈沖的上升沿到來瞬間使觸發器的狀態變化D信號不影響、的狀態，Q的狀態不變置1維持線置0阻塞線G11

&

CPQ1

&

G2G33

&

&

&

G5

Q2

Q3S

R

G4Q4

DG6Q

Q

&

010101若：Qn=12.典型集成電路-----74LS74

5.3.4

觸發器的動態特性動態特性:

反映其觸發器對輸入信號和時鐘信號間的時間要求，以及輸出狀態對時鐘信號響應的延遲時間。建立時間保持時間脈沖寬度傳輸延時時間傳輸延時時間5.3.4

觸發器的動態特性動態特性:

反映其觸發器對輸入信號和時鐘信號間的時間要求，以及輸出狀態對時鐘信號響應的延遲時間。保持時間tH

：保證D狀態可靠地傳送到Q建立時間tSU

：保證與D相關的電路建立起穩定的狀態，使觸發器狀態得到正確的轉換。觸發脈沖寬度tW

：保證內部各門正確翻轉。最高觸發頻率fcmax

：觸發器內部都要完成一系列動作，需要一定的時間延遲，所以對于CP最高工作頻率有一個限制。傳輸延遲時間tPLH和tPHL

：時鐘脈沖CP上升沿至輸出端新狀態穩定建立起來的時間5.4

觸發器的邏輯功能5.4.1D觸發器5.4

觸發器的邏輯功能5.4.2JK觸發器5.4.4SR

觸發器5.4.5D

觸發器功能的轉換5.4.3T觸發器5.4

觸發器的邏輯功能不同邏輯功能的觸發器國際邏輯符號D觸發器JK觸發器T觸發器RS觸發器5.4.1D

觸發器1.特性表

DQn

Qn+10000101011112.特性方程Qn+1=D

3.狀態圖DQn+10011簡化特性表

001101DCP正沿處翻轉RDSDDCQ邏輯符號:CPDQ例：畫出D觸發器的輸出波形。3.狀態轉換圖1.特性表

2.特性方程5.4.2JK

觸發器10010000,110110,1101JK

翻轉10011111

置111010011

置000011100狀態不變01010000

說

明Qn+1QnKJ簡化的功能表JK觸發器的功能小結：1.當J=0、K=0時，具有保持功能（輸出不變）；2.當J=1、K=1時，具有翻轉功能（輸出變反）；3.當J=0、K=1時，具有復位功能（輸出為0）；4.當J=1、K=0時，具有置位功能（輸出為1）。00不變，11變；JK不等看J?？跊Q：時序圖JQCPKJQ

保持變QQKJC

例1：設下降沿觸發的JK觸發器時鐘脈沖和J、K信號的波形如圖所示，試畫出輸出端Q的波形。設觸發器的初始狀態為0。CPJKQ0