《集成電路設計原理》試卷及答案_第1頁
《集成電路設計原理》試卷及答案_第2頁
《集成電路設計原理》試卷及答案_第3頁
已閱讀5頁,還剩3頁未讀 繼續免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

電科《集成電路原理》期末考試試卷一、填空題1.(1分)年,第一次觀測到了具有放大作用的晶體管。2 . ( 2分)摩爾定律是指 0集成電路按為 、

工作原理 來分可 分、(4分)理、去膠。

涂膠、前烘、 、_

、、 —和5. ( 4 分為 、

) MOSFET、

可 以 分、四種基本類型。(3分)MOSFET。(2分)在CMO茨相器中,V,V 分別作為PMO制NMOS勺和;作n Out為PMOS勺源極和體端,作為NMOS勺源極和體端。(2分)CMO徵輯電路的功耗可以分為和。T(3分)下圖的傳輸門陣列中V =5V,各管的閾值電壓V=1V,電路中各節點的初始TDD0,Y=VVJI 2 3::IVDD-——_丫3(6分)寫出下列電路輸出信號的邏輯表達式:丫=;丫=1 2AB二、畫圖題:(12分)(6分)CMOY=ABD+CDMO箏最少。(6分)用動態電路級聯實現邏輯功能Y=ABC ,畫出其相應的電路圖三、簡答題:(每小題5分,共20分)nCMO的制作工藝流程,n阱的作用是什么?LOCOS:藝有什么缺點,更好的隔離方法是什么?CMOSI路的優點簡述動態電路的優點和存在的問題四、分析設計題:(38分(12分)考慮標準0.13PmCMOE藝下NMO霸,寬長比為W/L=0.26Pm/0.13Pm,ox柵氧厚度為t =2.6nm,室溫下電子遷移率K=220cm2/V|_s,閾值電壓V=0.3V,計算oxV 1.0V、V =0.3V和0.9V時I的大小。已知:a =8.85乂10堂七/cm,GS= DS D o

3.9。x=(12分)如圖所示,M1和M2兩管申聯,且B<VG-Vr<,請問:1)NMO,S它們各工作在什么狀態?PMOS它們各工作在什么狀態?證明兩管申聯的等效導電因子是e^K1/(K<H)O3.(14分)CMO10fF3.升時間和下降時間都不能大于 40ps,并要求最大噪聲容限不小丁 0.55V。針對0.13Hm工藝,已知:V?=0.30V,V =—0.28V,Tp14

220cm2/V[s

=76cm2/s,t =2.6nm,端=8.85x10F/ox

%x=

3.9,V =1.2V,ln14.33=2.66ln14=2.64。DD《集成電路原理》期末考試試卷:(30分)1. (1分)19472.(也就是集成度)大約每(3分)數字集成電路,模擬集成電路,數模混合集成電路(4分)曝光,顯影,堅膜,刻蝕

參考答案(2分)集成電路中的晶體管數目18個月翻一番(4分)NMOS,NMOS,PMOS,耗盡型PMOS(3分)柵電極材料,柵氧化層的質量和厚度,襯底摻雜濃度(2分)柵極,漏極,VDD,GND(2分)動態功耗,靜態功耗9. (3分)4,3,210.(6分)(A+B)C+D,AB+AB,AB+C:(12分)TTrrJL.

TTJC

rTrlrl---HAB ——D三、 簡答題:(每小題5分,共20分)1.答:n阱CMOS勺制作工藝流程:1.準備硅片材料;2.形成n阱;3.場區隔離;4.形成多晶硅柵;5.源漏區n+/p+注入;6.形成接觸孔;7.形成金屬互連;8.形成鈍化層。n阱的作用:作為PMO管的襯底,把PMO箱做在n阱里。答:場區氧化的作用:隔離MOS晶體管。LOCOS工藝的缺點:會形成鳥嘴,使有源區面積比版圖設計的小。更好的隔離方法:淺槽隔離技術。答:1.是一無比電路,具有最大的邏輯擺幅;2.在低電平狀態不存在直流導通電流;靜態功耗低;4.直流噪聲容限大;5.采用對稱設計獲得最佳性能。答:動態電路的優點:1MOS管數目,有利于減小面積;減小了電容,有利于提高速度;保持了無比電路的特點。動態電路存在的問題:1.靠電荷存儲效應保存信息,影響電路的可靠性;存在電荷分享、級聯、電荷泄漏等問題;需要時鐘信號控制,增加設計復雜性。四、 分析設計題:(共38分)1. (12MOSFETP:W、…3.98.8510J40.26"ox/

()=220toxt

L

2.6100.13

=584.1(」AV/)GS T DS GS 當V =1.0V(>V=0.3V)、V =0.3V(<V —V =0.7V)時,NMOStGS T DS GS 線性區電流為:I -V)V

12—V]=96.3765(」A) 4 分2D=I(VGS

DS

2DSGS T DS GS 當V =1.0V(>V=0.3V)、V =0.9V(>V —V=0.7V)時,NMOSfGS T DS GS 飽和區電流為:I-2

(VGS-

VT

_=143.1045(」A) 4 分2. (12分)解: 設中間節點為C。分析知當電壓滿足VB<VG-VT<VA時,在電路達到穩態之后, M1和M2都導通。于是對M1而言,有GS T G V -V》0,即VcVGS T G G T A, DS GS 又V -V<V即V >V —V G T A, DS GS M2

V —VGS

DS,故M2 工作于線性區。AV3AV依據NMOSFET和PMOSFET的電壓反轉對稱性知,若兩管都是PMOSFET,則M1工作于線性區,M2工作于飽和區。 3分取一例證明。以此題中的NMOSFET和給定的偏壓為例, 兩個NMOS管等效為一個NMOS管后,依VB<VG-VT<VA知該等效管應工作于飽和區。故對M1、M2和等效管Meff有:/ 22 i =K(V V,ID2=K2[(VG-VT-VB)-(VG2 i =K(V VDeff eff G—S— B2I.IIKKK則有D1 KKK

1Deff

1.1_1KKK 1 2 eff

D1 1D2=1

一1 2 eff即Keff=K1K2/(K1+K2)3.(14分)解:先考慮瞬態特性要求:十亍 |-"迫1+ 1

It f一i」每)2f

+2(5^(

0.1 )]燈=首[_哀,丁

+皿7 5m)j CL(4CL —KNVDD”「KPVDD

a V 0.3V0.28 a=— = =0.233 TN =0.25V T1.2 V1.2DD DD得K=4.08104-A/V K=4.2210WV4 2 (2N11W11W1W■-=()」C=()」0"□一2L2Lt1W1W■-K一(一)」C一(一)J二2L2Lt! OX”W”W(-)P京.09代入相關參數可得」W(—)—2.89L.L/N------rW=1.052Mm,即{"W^0.376kmN考察噪聲容限:、[Kv+V-+V\jV氏兀KfV-+V\由V

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論