PAGE7/NUMPAGES7數字邏輯第四章第四章組合邏輯電路

1:在組合電路中，任意時刻的輸出與

A:該時刻的輸入無關，與電路的原來狀態有

B:該時刻的輸入有關，與電路的原來狀態有關

C:該時刻的輸入無關，與電路的原來狀態無關

D:該時刻的輸入有關，與電路的原來狀態無關

您選擇的答案:正確答案：D

知識點：組合邏輯電路的特點：組合邏輯電路中，任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態無關

2:編碼器的邏輯功能是將

A:輸入的高、低電平編成對應輸出的高、低電平

B:輸入的二進制代碼編成對應輸出的高、低電平

C:輸入的高、低電平編成對應輸出的二進制代碼

D:輸入的二進制代碼編成對應輸出的二進制代碼

您選擇的答案:正確答案：C

知識點：在二值邏輯電路中，編碼器的邏輯功能是將輸入的每一個高、低電平信號編成一個對應的二進制代碼

3:對于普通編碼器和優先編碼器下面的說法正確的是

A:普通編碼器和優先編碼器都允許輸入多個編碼信號

B:普通編碼器和優先編碼器都只允許輸入一個編碼信號

C:普通編碼器只允許輸入一個編碼信號，優先編碼器允許輸入多個編碼信號

D:普通編碼器允許輸入多個編碼信號，優先編碼器只允許輸入一個編碼信號

您選擇的答案:正確答案：C

知識點：在普通編碼器中，任何時刻只允許輸入一個編碼信號，否則輸出將發生混亂；優先編碼器在設計時已將所有的輸入信號按優先順序排了隊，當幾個輸入信號同時出現時，只對其中優先權最高的一個進行編碼，所以允許同時輸入兩個以上的編碼信號

4:8線—3線優先編碼器74HC148輸入端I1’、I5’同時有效時輸出二進制數為

A:101

B:100

C:001

D:010

您選擇的答案:正確答案：D

知識點：優先編碼器74HC148中的輸入端I5’比I1’的優先權高，所以對I5’的信號進行編碼，但74HC148輸出的是反碼

5:二—十進制編碼器輸出為

A:三位二進制數

B:BCD代碼

C:十進制數

D:二十進制數

您選擇的答案:正確答案：B

知識點：二—十進制編碼器是將10個輸入信號分別編成10個BCD代碼

6:譯碼器的邏輯功能是將

A:輸入的二進制代碼譯成對應輸出的二進制代碼

B:輸入的高、低電平譯成對應輸出的二進制代碼

C:輸入的高、低電平譯成對應輸出的高、低電平

D:輸入的二進制代碼譯成對應輸出的高、低電平

您選擇的答案:正確答案：D

知識點：譯碼是編碼的反操作，譯碼器的邏輯功能是將每個輸入的二進制代碼譯成對應的輸出高、低電平信號

7:3線—8線譯碼器74HC138，當片選信號S1S2′S3′為（）時，芯片被選通

A:010

B:100

C:001

D:101

您選擇的答案:正確答案：B

知識點：74HC138的控制端S1=1，S2′+S3′=0時，譯碼器處于工作狀態

8:3線—8線譯碼器74HC138，數據輸入端A2A1A0為011時，輸出

A:Y3′為0

B:Y3′為1

C:Y4′為0

D:Y4′為1

您選擇的答案:正確答案：A

知識點：011十進制為3

9:二—十進制譯碼器輸入為（）

A:BCD代碼

B:三位二進制數

C:十進制數

D:二十進制數

您選擇的答案:正確答案：A

知識點：二—十進制譯碼器的邏輯功能是將輸入BCD碼的10個代碼譯成10個高、低電平輸出信號

10:BCD—七段顯示譯碼器7448當（）時，使本該顯示的0熄滅

A:滅零輸入RBI’為0，且數據輸入為0

B:滅零輸入RBI’為0

C:滅零輸入RBI’為1，且數據輸入為0

D:滅零輸入RBI’為1

您選擇的答案:正確答案：A

知識點：滅零輸入RBI’為0時，把不希望顯示的零熄滅

11:數據選擇器輸入數據的位數m和輸入地址的位數n之間的關系是

A:m=n

B:m=2n

C:m=2n

D:m與n無關系

您選擇的答案:正確答案：C

知識點：輸入地址組成的二進制狀態數與輸入數據的位數相同

12:超前進位加法器74LS283當被加數A=1010，加數B=0101，低位進位Ci=1時，則求和的結果是

A:S=1111，Co=1

B:S=0000，Co=1

C:S=1111，Co=0

D:S=1111，Co=0

您選擇的答案:正確答案：B

知識點：將加數與被加數以及進位輸入作二進制加法運算

13:下列說法正確的是

A:加法器不可以設計成減法器

B:用加法器可以設計任何組合邏輯電路

C:用加法器不可以設計組合邏輯電路

D:用加法器可以設計組合邏輯電路，但邏輯函數必須能化成兩個數相加的形式

您選擇的答案:正確答案：D

知識點：如果要產生的邏輯函數能化成輸入變量與輸入變量或者輸入變量與常量在數值上相加的形式，則可用加法器來設計這個邏輯函數

14:4位數值比較器74LS85三個擴展端不用時應按（）連接

A:選項A

B:選項B

C:選項C

D:選項D

您選擇的答案:正確答案：B

知識點：

15:兩輸入的與門在下列（）時可能產生競爭—冒險現象

A:一個輸入端為0，另一個端為1

B:一個輸入端發生變化，另一個端不變

C:兩個不相等的輸入端同時向相反的邏輯電平跳變

D:兩個相等的輸入端同時向相反的邏輯電平跳變

您選擇的答案:正確答案：C

知識點：門電路兩個輸入信號同時向相反的邏輯電平跳變的現象稱為競爭

16:以下電路中，加以適當輔助門電路，（）適于實現單輸出組合邏輯電路

A:二進制譯碼器

B:數據選擇器

C:數值比較器

D:七段顯示譯碼器

您選擇的答案:正確答案：B

知識點：數據選擇器只有一個輸出端，其余不是

17:若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數為（）位

A:5

B:6

C:10

D:50

您選擇的答案:正確答案：B

知識點：編碼對象的個數小于等于輸出二進制代碼位數的n次方。n取最小值

18:一個16選一的數據選擇器，其地址輸入（選擇控制輸入）端有（）個

A:1

B:2

C:4

D:16

您選擇的答案:正確答案：C

知識點：輸入地址組成的二進制狀態數與輸入數據的位數相同

19:組合邏輯電路消除競爭冒險的方法有（

A:修改邏輯設計

B:在輸出端接入濾波電容

C:后級加緩沖電路

D:屏蔽輸入信號的尖峰干擾

您選擇的答案:正確答案：B

知識點：輸出端接入濾波電容可以濾除競爭冒險產生的尖峰

20:101鍵盤的編碼器輸出（）位二進制代碼

A:2

B:6

C:7

D:8

您選擇的答案:正確答案：C

知識點：101鍵盤的編碼器輸出ASCII碼

21:四選一數據選擇器的數據輸出Y與數據輸入Di和地址碼Ai之間的邏輯表達式為Y=（）

A:A1′A0′D0+A1′A0D1+A1A0′D2+A1A0D3

B:A1′A0′D0

C:A1′A0D1

D:A1A0′D2

您選擇的答案:正確答案：A

知識點：四選一數據選擇器的Y=A1′A0′D0+A1′A0D1+A1A0′D2+A1A0D

22:一個8選一數據選擇器的數據輸入端有（）個

A:1

B:2

C:4

D:8

您選擇的答案:正確答案：D

知識點：8選一數據選擇器輸入端為8

23:在下列邏輯電路中，不是組合邏輯電路的有

A:譯碼器

B:編碼器

C:全加器

D:寄存器

您選擇的答案:正確答案：D

知識點：寄存器為時序邏輯電路

24:八路數據分配器，其地址輸入端有（）個

A:1

B:2

C:3

D:4

您選擇的答案:正確答案：C

知識點：八路數據分配器數據輸入端的個數等于2的n次方，n為地址輸入端的個數

25:下列各函數等式中無冒險現象的函數式有

A:F=B′C′+AC+A′B

B:F=A′C′+BC+AB′

C:F=A′C′+BC+AB′+A′C′

D:F=B′C′+AC+A′B+BC+AB′+A′C′

您選擇的答案:正確答案：D

知識點：在其他變量取所有值時，如果不出現A+A′的形式就不會存在競爭冒險

26:函數F=A′C′+AB+B′C′，當變量取值為（）時，將不出現冒險現象

A:B=C=1

B:B=C=0

C:A=1，C=0

D:A=0，B=0

您選擇的答案:正確答案：B

知識點：在其他變量取所有值時，如果不出現A+A′的形式就不會存在競爭冒險

27:用三線-八線譯碼器74LS138實現反碼輸出的8路數據分配器，應

A:S1=1，S2′=D，S3′=0

B:S1=1，S2′=D，S3′=D

C:S1=1，S2′=0，S3′=D

D:S1=D，S2′=0，S3′=0

您選擇的答案:正確答案：D

知識點：譯碼器74LS138輸出低電平有效，即輸出與S1反相，與S2′、S3′同相

28:用四選一數據選擇器實現函數Y=A1A0+A1′A0，應使

A:D0=D2=0，D1=D3=1

B:D0=D2=1，D1=D3=0

C:D0=D1=0，D2=D3=1

D