1、第5章 觸發器（flip-flop）第5章 觸發器（flip-flop）5.1 概述5.2 SR鎖存器5.3 電平觸發的觸發器5.4 脈沖觸發的觸發器5.5 邊沿觸發的觸發器5.6 觸發器的邏輯功能及其描述方法* 5.7 觸發器的動態特性5.1 概述What？Why？存儲1位二值信號的基本單元電路。記憶功能，保存信號及運算結果。（功能）5.1 概述基本特點：3. 在輸入信號消失后，能將獲得的新狀態保存下來。2. 根據不同的輸入信號可以置成1或0狀態。具有兩個穩定邏輯狀態0和1;現態和次態現態：Q觸發器接收輸入信號之前的狀態。次態：Q*觸發器接收輸入信號之后的狀態。觸發器邏輯功能描述方法功能表（

2、特性表）、特性方程、狀態圖、波形圖5.1 概述分類按觸發方式分SR鎖存器邊沿觸發觸發器電平觸發的觸發器脈沖觸發的觸發器5.1 概述分類按邏輯功能分SR觸發器2.JK觸發器3.D觸發器4.T觸發器5.T觸發器5.1 概述分類按存儲原理分靜態觸發器自鎖存儲動態觸發器MOS柵極電容充放電無電荷為1有電荷為05.2 SR鎖存器（Set-Reset Latch）一、電路結構和邏輯符號邏輯符號1狀態Q=1,Q=00狀態Q=0,Q=1置位端、置1端復位端、置0端二、工作原理當SD1，RD0，Q1，Q0當SD0，RD0，輸出保持當SD0，RD1，Q0，Q1當SD1，RD1，Q0，Q0SDRD0約束條件：沒有觸

3、發信號鎖存器三、特性表次態狀態變量0*11010101Q00Q*RDSD含有狀態變量的真值表保持置1置0不定SDRDQQ*0000001110011011010001101100*1110*初態四、SR鎖存器與非結構1、結構SDRD0約束條件：低電平有效2、特性表SDRDQQ*1100111101010111100010100001*0011*置1置0不定保持五、波形圖R 先撤消：1 態S 先撤消：0 態信號同時撤消，從0到1：狀態不定 (隨機)設計電路時此種情況應避免六、基本 SR 觸發器主要特點1. 優點：結構簡單，具有置 0、置 1、保持功能。2. 問題：輸入電平直接控制輸出狀態，使用不

4、便，抗干擾能力差；R、S 之間有約束。5.3 電平觸發的觸發器Why？How？為協調各部分的工作，常常要求某些電路同時工作。需要一個同步信號（觸發信號）叫做時鐘信號（CLOCK），簡稱時鐘，用CLK表示。一、電路結構和邏輯符號同步SR觸發器SR鎖存器控制電路表示編號為1的控制信號不加o表示高電平有效二、動作特點CLKSRQQ*0XX00XX110001001110011011010101111101111010111001*1*置1置0不定保持保持當CLK0，輸出保持當CLK1，輸出隨S、R變而變故稱電平觸發三、預置功能異步置1端異步置0端不受時鐘的控制例5.3.2特點：多次翻轉，抗干擾性很差

5、干擾信號發生錯誤動作特點總結：當CLK0，輸出保持;當CLK1，輸出隨S、R變而變。這種控制方式稱為高電平觸發方式。加圈為低電平觸發方式。當CLK1，輸出保持;當CLK0，輸出隨S、R變而變。四、D觸發器（D型鎖存器）問題：1、電路結構2、邏輯符號解決：D觸發器SDRD0；約束條件單輸入問題SDRD3、特性表CLKDQQ*0X00X1100101110111置1置0保持0100114、動作特點5.4 脈沖觸發的觸發器目的：為了提高觸發器工作的可靠性，希望在每一個CLK周期里輸出端的狀態只能改變一次。 在電平觸發器的基礎上又設計出了脈沖觸發器（也稱主從觸發器）。實現：5.4 脈沖觸發的觸發器一、

6、電路結構和工作原理從觸發器Master-Slave SR Flip-Flop延遲輸出主觸發器1、主從RS觸發器當CLK1 ，G7 、G8門被打開，主觸發器Qm狀態翻轉G3 、G4門被封鎖，從觸發器Q狀態保持10工作原理當CLK ，G7 、G8門被封鎖，主觸發器Qm狀態保持G3 、G4門被打開，從觸發器Q狀態翻轉01當CLK0 ，G7 、G8門被封鎖，主觸發器Qm狀態保持G3 、G4門被打開，從觸發器Q狀態？01保持WhyQm保持工作原理總結當CLK1， G7 、G8門被打開，主觸發器狀態翻轉，G3 、G4門被封鎖，從觸發器狀態保持；當CLK ， G7 、G8門被封鎖，主觸發器狀態保持，G3 、

7、G4門被打開，從觸發器狀態翻轉；當CLK0， G7 、G8門被封鎖，主觸發器狀態保持，G3 、G4門被打開，從觸發器狀態保持；總結：脈沖觸發一時鐘周期內只翻轉一次翻轉發生在CLK下降沿 的時候特性表1*01QQ Q*RSCLK11100100CLKSRQQ*Q0000001110011011010001101101*1111*保持置1置0不定保持動作特點延遲輸出下降沿觸發上升沿觸發例5.4.1仍要遵守SR0的約束條件解決方案：JK觸發器 CLK1期間內，Qm的狀態仍然會隨著S、R變化而變化。缺點：2、主從JK觸發器RKQSJQ滿足約束條件SR=JQKQ=0 J KQ主從QQmQmCLKSR J

8、 KQ主從QQmQmCLKSRCLKSRQQ*Q0000001110011011010001101101*1111*10101010Q1111101001010000Q*KJCLKSJQRKQQ01110010保持置1置0翻轉保持例5.4.2CLKJKQmQCLKKJQmQCLK1期間，主觸發器只會翻轉一次，稱為一次翻轉主從JK觸發器二、脈沖觸發方式的動作特點1、觸發器的翻轉分兩步動作 CLK1，主觸發器接收信號 CLK 期間，從觸發器動作；2、CLK1期內，輸入信號對主觸發器的控制作用。CLK1若JK都沒變，則只要看 時的輸入信號若JK變了，則記住一次翻轉的特點 對JK，具有一次翻轉的特點

9、對RS，輸入信號都對主觸發器起控制作用例5.4.35.5 邊沿觸發的觸發器目的：為了提高觸發器的可靠性，增強抗干擾能力，希望觸發器的次態僅僅取決于CLK信號下降沿（或上升沿）到達時刻輸入信號的狀態。方案：邊沿觸發（edge-triggered）的觸發器。種類：電平觸發的D觸發器構成的邊沿觸發器*維持阻塞觸發器*利用門電路傳輸延遲時間的邊沿觸發器5.5 邊沿觸發的觸發器一、電平觸發器構成的邊沿觸發器1、原理性框圖CLK0FF1開通，Q1隨D變而變，FF2保持；FF1保持，FF2開通，QQ1；CLK1FF1保持，FF2開通，保持CLK10012、實際CMOS邊沿D觸發器CLK01001Q1D，Q保

10、持CLK0110Q1保持，QQ1DCLK1Q1、Q保持110111010000QQ*QDCLK3、邏輯符號邊沿觸發上升沿觸發下降沿觸發4、帶異步置位和復位功能高電平有效二、動作特點 Q*僅取決于CLK邊沿時的輸入信號，而與之前、后的狀態無關。 Q的變化發生在CLK的上升沿或下降沿例5.5.15.6 觸發器的邏輯功能及其描述方法5.6.1 觸發器按邏輯功能的分類5.6.2 觸發器的電路結構和邏輯功能、觸發方式的關系5.6.1 觸發器按邏輯功能的分類一、SR觸發器二、JK觸發器三、T觸發器和T觸發器四、D觸發器五、不同功能觸發器的相互轉換六、觸發器邏輯功能表示方法間的轉換一、SR觸發器1、 特性表

11、1*11010101Q00Q*RS S RQQ*0000001110011011010001101101*1111* 凡在CLK作用下邏輯功能符合下述特性表的觸發器都屬于SR觸發器。或者稱為狀態表反映輸出Z、次態Q*與輸入X、現態Q之間關系的表格。 A00011110001/010/000/111/0111/100/010/001/02、 SR的特性方程 化簡： S RQQ*0000001110011011010001101101*1111*3、 SR的狀態轉換圖 S RQQ*0000001110011011010001101101*1111*狀態轉換方向表兩個狀態狀態轉換條件S=1,R=0S

12、=0,R=0 狀態圖（狀態轉移圖）反映時序電路狀態轉換規律，及相應輸入、輸出取值關系的圖形。箭尾：現態箭頭：次態標注：輸入輸出二、JK觸發器1、 特性表Q11010101Q00Q*KJ J KQQ*00000011100110110100011011011110 凡在CLK作用下邏輯功能符合下述特性表的觸發器都屬于JK觸發器。2、 JK的特性方程JKQQ*000000111001101101000110110111103、JK的狀態轉換圖三、T和T觸發器1、 特性表 具有保持和翻轉功能的觸發器稱T觸發器011101110000Q*QT T Q* 0 Q 1 Q保持翻轉2、 T的特性方程3、T的

13、狀態轉換圖 TQ* 0 Q 1 Q當JKT時，JK觸發器就構成T觸發器；T觸發器當T1（即T接至固定的高電平）時，則四、D觸發器1、 特性表111101010000Q*QD置0置13、 特性方程2、狀態轉換圖五、不同功能觸發器的相互轉換 JK觸發器的功能最強，包含了SR、D、T觸發器所有的功能； 目前生產的觸發器定型的只有D和JK觸發器； 可用JK和D觸發器實現其它功能觸發器。DJK，T，T；JKD，T，T轉換方法(一) 轉換要求CP 已有 觸發器轉換邏輯QQ待求觸發器輸入(二) 轉換步驟：1. 寫已有、待求觸發器的特性方程；2. 將待求觸發器的特性方程變換為與已有觸發器一致；3. 比較兩個的

14、特性方程，求出轉換邏輯；4. 畫電路圖。JK D、T、T、RS“JK”的 特性方程：(一) JK D“D” 的 特性方程：轉換圖QQCP JK1J C1 IK1D(二) JK T“T” 的 特性方程：QQCP JK1J C1 IKTJK T“T ” 的特性方程：即：T = 1轉換圖QCP JK1J C1 IK1Q(四) JK RS若遵守約束條件，則QCPSR1J C1 IKQD JK 、T、T 、RS(一) D JKD ：JK ：QQCPJK1D C1 &11轉換圖(二) D TT ：QQCP1D C1 =1T(三) D T T ：轉換圖QQCP1D C1 (四) D RSRS ：(RS =

15、0)QQCPSR1D C1 &11六、 觸發器邏輯功能表示方法間的轉換一、特性表 卡諾圖、特性方程、狀態圖和時序圖Qn+1Qn J K0100 01 11 10J KQ n+1功能 0 0 Q n保持 0 10置0 1 01置1 1 1 Q n翻轉0100111001 0 /1 / 0 / 1 /(一) 特性表 卡諾圖、狀態圖(二) 特性表 特性方程向時序圖的轉換(略)二）、狀態圖 特性表、卡諾圖、特性方程和時序圖01 0 /1 / 0 / 1 / 00/ 01/10 /11 /00/ 10/ 01 /11 /J KQ nQ n+1Qn+1Qn JK01 00 01 11 100 00 001

16、0101 0 1 0 1 0 1 0000 1 0 1 0011111 1 1 1 1011010狀態圖 時序圖例 已知 CP、J、K 波形，畫輸出波形。 假設初始狀態為 0。CPJK01 00/ 01/10 /11 /01 /11 /00/ 10/ 1001110000Q010011三、時序圖 特性表、特性方程、卡諾圖、狀態圖例 已知如下時序圖，畫輸出波形。 設 Q0 = 0。CPJKQ標出CP下降沿;標出下降沿之前瞬間J、K、Q的值001000100011010110101111標出下降沿之后瞬間的Q(Qn+1) 值0 1 1 0 0 1 1 0列特性表 、填卡諾圖(略)特性方程：5.6.

17、2 觸發器的電路結構和邏輯功能、觸發方式的關系Note：觸發器的邏輯功能和電路結構沒有必然聯系；觸發器的觸發方式和電路結構有關系。觸發器的電路結構和邏輯功能的關系按邏輯功能分SR觸發器JK觸發器T觸發器D觸發器按電路結構分SR鎖存器電平觸發器脈沖觸發器邊沿觸發器觸發器邏輯符號含義表示下降沿翻轉表示脈沖觸發器表示邊沿觸發器表示下降沿觸發異步置位信號（高電平有效）異步復位信號（高電平有效）* 5.7 觸發器的動態特性5.7.1 SR鎖存器的動態特性5.7.2 電平觸發SR觸發器的動態特性5.7.3 主從觸發器的動態特性5.7.1 SR鎖存器的動態特性一、輸入信號寬度tw設所有門tpd相等tw2tpd二、傳輸延遲時間tpLHtpdtpHL2tpd5.7.2 電平觸發SR觸發器的動態特性一、輸入信號寬度twtw(S,clk)2